{"content_id":"htuvoxtoaw","slug":"memory-centric-ai-chips-hbm-hbf-packaging","locale":"ja","schema_type":"TechArticle","category":"trends","category_name":"トレンド","title":"GPU中心からメモリ中心へ：AI半導体パラダイムの変化","summary":"AIシステムのボトルネックは、演算性能だけでなく、データを保存・移動する能力へと移りつつある。HBM、NANDベースのHBF、カスタムベースダイ、3Dパッケージング、光インターコネクトが組み合わさり、アクセラレータとメモリを一体的に設計するメモリ中心コンピューティングが台頭している。","sponsorship_disclosure":null,"author":{"name":"Injoys 編集部","url":"https://injoys.com/ko/about"},"key_points":["メモリ中心コンピューティングはGPUをなくす概念ではなく、データ移動コストを削減するために演算装置とメモリ階層を一体的に設計するアプローチである。","長いコンテキストと同時リクエストの増加はKVキャッシュ容量を拡大させ、HBMの帯域幅だけでなく、メモリ全体の容量と階層化技術も重要にする。","HBFはNANDフラッシュの高い集積度を活用するが、レイテンシー、書き込み寿命、エラー管理の問題から、HBMをそのまま置き換えるよりも補完する可能性が高い。","GPUの上または下にメモリを垂直積層する構造は配線距離を短縮する一方、熱密度、歩留まり、電力供給、冷却という新たな制約をもたらす。","カスタムHBMはメモリ企業の設計参加を拡大するが、メモリ価格の変動や供給サイクルそのものをなくすわけではない。"],"content_markdown":"AI半導体の競争基準は、単純な演算回数から、**どれだけ多くのデータを少ない電力で保存し、移動できるか**へと拡張されている。大規模なAI推論では、GPUが計算を実行できないのではなく、必要なモデルの重みとKVキャッシュを適時に供給されず、待機する状況が発生する。\n\nこの変化は、しばしば「GPU中心からメモリ中心への転換」と表現される。ただし、GPUが消えたり、進化が止まったりしたという意味ではない。より正確には、GPU、HBM、外部メモリ、ストレージ、ネットワーク、ソフトウェアを一つのデータ移動システムとして共同設計する方向である。\n\n## メモリ中心コンピューティングとは何か\n\n**メモリ中心コンピューティングとは、データを演算器へ繰り返し運ぶコストを削減するため、メモリの位置、帯域幅、容量、演算機能をシステム設計の出発点とするアプローチ**である。\n\nAIチップの演算処理量は急速に増加したが、チップ外部からデータを取得するプロセスは相対的に遅く、多くの電力を消費する。そのため、次のような技術が併せて重要になっている。\n\n- GPUまたはAIアクセラレーターの近くに配置するHBM\n- メモリとロジックを垂直に接続する3Dパッケージング\n- ベースダイに制御機能または一部の演算機能を搭載するカスタムHBM\n- CXLを利用したメモリ拡張とプーリング\n- NANDフラッシュを広幅インターフェースで接続するHBF構想\n- チップとサーバー間の伝送電力を低減するための光インターコネクト\n- データをメモリの近くで処理するPIMとnear-memory computing\n\nつまり、メモリ中心という表現は、特定のメモリ製品一つを意味するものではない。高速メモリから大容量ストレージまで、複数の階層を束ねてデータ移動を最小化するシステム原則である。\n\n## なぜAI推論がメモリのボトルネックを拡大するのか\n\n### モデルの重みとKVキャッシュは異なる負担である\n\nAI推論に必要なメモリは、大きくモデルの重み、実行中に生成される活性値、KVキャッシュに分けられる。モデルの重みはリクエストがなくても一定の容量を占めるが、KVキャッシュは入力長、出力長、同時リクエスト数に応じて増加する。\n\nTransformerモデルは、以前のトークンを毎回最初から計算し直さないよう、各レイヤーのAttentionのキーと値の情報をKVキャッシュに保存する。単純化すると、1リクエスト当たりのKVキャッシュ容量は次の要素に比例する。\n\n正確なKVキャッシュ容量は、モデルアーキテクチャと実装仕様で確認する必要がある。\n\nKVキャッシュには、キーと値がそれぞれ保存される。そのため、コンテキストが長くなったり、同時に処理するユーザーが増えたりすると、KVキャッシュは急速に大きくなる。すべてのモデルが数百万トークンを使用したり、キャッシュが一律に数百倍増加したりするわけではないが、長文推論とエージェント型タスクがメモリ圧力を高めるという方向性は明確である。\n\n### ハルシネーションとメモリ容量は同じ問題ではない\n\nより長いコンテキストと検索拡張生成は、モデルにより多くの根拠を提供できる。しかし、メモリを増やすだけでハルシネーションがなくなるわけではない。検索結果の品質、プロンプトの構成、モデルの推論能力、出典の検証、評価体系も併せて必要となる。\n\n### ソフトウェアが物理メモリの需要を減らすこともある\n\nKVキャッシュのボトルネックは、ハードウェアの増設だけで解決するものではない。\n\n- MQAとGQAは、保存すべきKVヘッド数を減らす。\n- 量子化は、重みとキャッシュのバイト数を減らす。\n- PagedAttentionは、キャッシュをページ単位で管理し、断片化と無駄を軽減する。\n- 継続的バッチ処理は、複数のリクエストを効率よくまとめる。\n- プレフィックスキャッシュは、繰り返されるシステムプロンプトや共通コンテキストを再利用する。\n- キャッシュの削除と階層別オフロードは、重要度の低い情報をより低速なメモリへ移動させる。\n\nしたがって、データセンターの実際のメモリ投資量は、モデルの規模だけでなく、推論エンジンの効率によっても変わる。\n\n## AIデータセンターのメモリ階層\n\n一つのメモリですべての速度、容量、価格、電力効率を満たすことは難しい。AIデータセンターは、次のような階層構造へ発展する可能性が高い。\n\n| 階層 | 代表技術 | 強み | 主な限界 | 想定される役割 |\n|---|---|---|---|---|\n| チップ内部 | SRAM、レジスター | 最も短いレイテンシ | 容量が非常に小さく、面積コストが高い | 直ちに使用するデータと演算中間値 |\n| アクセラレーター隣接 | HBM | 高い帯域幅と比較的短いレイテンシ | 容量・パッケージングコスト・熱の制約 | アクティブな重み、頻繁に使用するKVキャッシュ |\n| サーバーメモリ | DDR、CXL接続メモリ | HBMより大きな拡張容量 | アクセラレーターから遠く、帯域幅が低い | キャッシュ拡張、モデル階層化、メモリプール |\n| 高帯域幅フラッシュ | HBF構想 | NANDベースの高い集積度と不揮発性 | 読み取りレイテンシ、書き込み寿命、制御の複雑性 | 使用頻度の低い重み・KVキャッシュ階層 |\n| ストレージ | NVMe SSD | 大容量と低いビット当たりコスト | メモリより長いレイテンシ | チェックポイント、データセット、コールドデータ |\n\n核心は、HBMとHBFのどちらか一方が勝つことではなく、データの使用頻度に応じて複数の階層を配置することである。\n\n## FMS 2026が示した次世代メモリ競争\n\n2026年8月に米国サンタクララで開催されたFMSでは、HBM以降のAIメモリとストレージ構造が主要議題として取り上げられた。議論の中心には、より高い積層、NANDベースの大容量階層、カスタムメモリ、データセンター接続技術があった。\n\nSamsung ElectronicsのGHBM、SK hynixがGoogle・SanDiskと議論したHBFなどは、こうした方向性を示す事例として紹介された。ただし、GHBM、HBF、THBMといった名称は、いずれもJEDECで同一仕様として確定された汎用的な世代名だと断定することは難しい。企業の発表段階にある技術、共同開発の概念、標準化された商用製品を区別して捉える必要がある。\n\nまた、世代名が上がったからといって、実際のAIサービスが必ず高速化するわけではない。実効帯域幅、メモリ容量、レイテンシ、電力、冷却、パッケージ歩留まり、ソフトウェア対応を併せて比較する必要がある。\n\n## HBMの強みと容量の限界\n\nHBMは、複数のDRAMダイを垂直に積層し、シリコン貫通電極と広幅インターフェースで接続する。一般的なボード型メモリよりもアクセラレーターの近くで、多くのデータを並列に供給できることが核心的な利点である。\n\nしかし、HBMの容量を無限に増やすことは難しい。\n\n1. 積層数が増加すると、製造歩留まりと検査の難易度が高まる。\n2. GPUとHBMを一緒に配置するパッケージ面積が大きくなる。\n3. アクセラレーターとメモリで発生した熱を、狭い空間から除去しなければならない。\n4. 電力供給網とインターポーザー配線も複雑になる。\n5. 高価なHBMを使用頻度の低いデータの保存にまで使うと、経済性が低下する。\n\nこのため、HBMは最も頻繁に使用するデータを担当し、残りをCXLメモリ、フラッシュ、またはSSDに移す階層化が重要になる。\n\n## HBFはHBMを代替できるのか\n\nHBFはHigh Bandwidth Flashの略で、NANDフラッシュを並列化・積層し、従来のSSDよりアクセラレーターに近い高帯域幅メモリ階層を作ろうとする構想である。NANDはDRAMより高い集積度と不揮発性を提供するため、同じ物理空間により多くのデータを収容できる余地がある。\n\nしかし、NANDはDRAMとは特性が異なる。\n\n- 読み取りレイテンシが長い。\n- 上書きの前に消去処理が必要である。\n- 書き込み回数に応じた寿命管理が必要である。\n- 不良ブロック、エラー訂正、ウェアレベリングが必要である。\n- 小単位の不規則なアクセスより、大単位のシーケンシャルアクセスに適している。\n\nしたがって、HBFが商用化されてもHBMをそのまま置き換えるのではなく、**HBMとSSDの間の大容量階層**として機能する可能性が高い。読み取り中心のモデルの重み、再利用頻度の低いキャッシュ、チェックポイント、検索データなどが候補になり得る。実際の適合性は、インターフェース規格、レイテンシ、耐久性、コントローラー、推論ソフトウェアの対応に左右される。\n\n## GHBMとTHBMが提起する3Dパッケージングの課題\n\nアクセラレーターとHBMをパッケージ上で横並びに配置する方式には、接続幅とパッケージ面積に限界がある。これを克服するため、ロジックとメモリを垂直に積み重ねて配線長を短縮する構想が登場している。\n\n### GPUの上にメモリを配置する構造\n\nGHBMまたはZ軸HBMとして紹介される概念は、GPUとHBMを垂直に結合し、データの移動距離を短縮する方向である。短く多数の垂直接続により、高い帯域幅と低い入出力電力が期待される。\n\n問題は熱である。GPUの上にメモリを配置すると、GPUで発生した熱がメモリと冷却装置の間を通過する可能性がある。「メモリが溶ける」という表現は、技術的な説明というよりも、熱問題を強調した比喩に近い。実際のリスクは、接合部とメモリの許容温度超過、リーク電流の増加、性能制限、寿命低下である。\n\n### メモリの下、GPUの上という構造\n\nKim Jung-ho KAIST教授側が提案したとされるTHBMは、HBMスタックの上側にGPUを置き、発熱の大きいロジックを冷却装置により近く配置する発想である。放熱には有利となり得るが、次の課題が残る。\n\n- 重いロジックダイとメモリ積層の機械的安定性\n- 電力供給と信号配線\n- 異なるプロセスで製造したダイの接合歩留まり\n- 不良ダイの交換とテスト可能性\n- 冷却板まで含めたパッケージ設計\n\n垂直積層の競争力は、概念図だけでは判断できない。熱抵抗、実効帯域幅、歩留まり、総所有コストを測定した結果が必要である。\n\n## 光インターコネクトはメモリ依存を避ける迂回策なのか\n\nGPU外部のメモリとストレージを使用するには、データがより長い距離を移動しなければならない。電気信号は、距離が長く伝送速度が高くなるほど、信号補正と再伝送により多くの電力を必要とする。光インターコネクトは、サーバー、ラック、クラスター間の高速接続において、帯域幅密度と伝送電力を改善する候補として注目されている。\n\nNVIDIAが光ネットワーキングを強化する流れを、特定のメモリ企業への依存を避けるための戦略の一つとしてのみ説明することは難しい。より直接的な背景は、アクセラレーターの規模が一つのサーバーを超えてラックやデータセンター単位へ拡張され、ネットワークがAIシステム全体のボトルネックになっているためである。\n\n光接続もHBMを代替するものではない。アクセラレーターのすぐ隣で求められる短いレイテンシはHBMが担い、光接続は、より遠くにあるメモリプールと複数のアクセラレーターを接続する役割を担う可能性が高い。\n\n## カスタムHBMがメモリ産業を変える仕組み\n\n従来の汎用DRAMは、同一規格の製品を複数の顧客へ供給する性格が強かった。HBMは、GPUパッケージ、インターポーザー、ベースダイ、電力・熱設計を併せて調整する必要があるため、顧客とメモリ企業による共同設計の比重がより高い。\n\nカスタムHBMまたはCHBMでは、ベースダイに次の機能を搭載できる。\n\n- メモリ制御とインターフェースの最適化\n- エラー訂正と信頼性管理\n- データ圧縮と移動制御\n- セキュリティまたは仮想化機能\n- 限定的なデータ前処理と演算\n\nこの構造は、メモリサプライヤーを単純な部品メーカーから、システムの共同設計者へと引き上げる可能性がある。開発初期に数量と仕様を協議するため、長期契約と顧客囲い込みの効果も大きくなり得る。\n\nただし、カスタマイズによってメモリサイクルが完全になくなるわけではない。AI投資の速度、顧客集中度、パッケージング生産能力、歩留まり、汎用DRAM価格は、依然として業績変動を引き起こし得る。特定顧客向けに最適化した製品は、需要が変化した際に他の顧客へ販売しにくいというリスクもある。\n\n## GPUの進化が止まったという解釈は正確か\n\nGPUの進化が事実上止まったと断定することは難しい。アクセラレーターは、低精度の演算形式、スパース性処理、Transformer専用エンジン、チップレット、ネットワーク、冷却を含む方向へ進化し続けている。\n\n変わったのは評価基準である。チップ一つの最大演算性能よりも、次の指標が重要になった。\n\n- 実際のモデルで達成する実効メモリ帯域幅\n- ユーザー当たりの最初のトークンのレイテンシとトークン生成速度\n- 1ワット当たりの処理トークン数\n- ラック当たりのメモリ容量とネットワーク帯域幅\n- モデルをサービスとして提供するための総コスト\n\nオープンソースモデルが普及したからといって、すべてのモデルの能力が均一化されたわけでもない。ただし、類似したモデルを複数の事業者が活用できるようになり、ハードウェアの運用効率とサービス展開能力の重要性が高まったことは事実である。\n\n## 見落としやすい変数：信頼性・セキュリティ・プログラミングモデル\n\n次世代メモリの議論は帯域幅と容量に集中しているが、実際の商用化を左右する別の要素もある。\n\n### データの正確性と寿命\n\nメモリの積層数と集積度が高くなるほど、熱、エラー率、寿命の問題がより重要になる。AI推論におけるサイレントデータ破損は、即時のシステム停止ではなく、誤った出力として現れる可能性がある。エラー訂正、データ完全性の検査、障害の隔離は、性能と同じくらい重要である。\n\n### 共有メモリのセキュリティ\n\nCXLメモリプールや外部キャッシュを複数のアクセラレーターと顧客が共有する場合、データの分離、暗号化、アクセス権限、残存データの削除が必要となる。メモリ容量が増えるほど、保護すべきモデルの重みとユーザーコンテキストも増える。\n\n### 開発者が利用できるか\n\n新たなメモリ階層があっても、コンパイラーと推論エンジンがデータ配置を自動的に決定できなければ、活用度は低い。どのテンソルとKVキャッシュをHBM、HBF、CXLメモリ、またはSSDに配置するかを管理するランタイムが必要である。最終的に、ハードウェア競争はメモリスケジューラーとシステムソフトウェアの競争へとつながる。\n\n## AIデータセンターはメモリ工場なのか\n\n大規模AIデータセンターを「メモリ工場」と呼ぶことは、メモリの戦略的重要性を強調する比喩としては有用である。モデルの重み、KVキャッシュ、学習データ、チェックポイント、検索インデックスが複数の階層に保存されるためである。\n\nしかし、データセンターコストの一定割合が常にメモリと電力に使われるといった一般化には、根拠が不足している。コスト構成は、学習と推論の比率、電力価格、サーバーの減価償却、ネットワーク、冷却、稼働率、モデル効率によって異なる。\n\nより正確な結論は、次のとおりである。\n\n\u003e 未来のAIデータセンターは、GPUを大量に設置する場所を超え、データを最も適切なメモリ階層に配置し、最小限の電力で移動させるシステムになる。\n\n## 韓国の半導体産業にとっての意味\n\n韓国は、HBMとNANDフラッシュの大規模な製造能力を備えており、メモリ中心への転換において重要な位置にある。しかし、メモリの生産量だけで長期的な優位性を保証されることは難しい。\n\n必要な戦略は次のとおりである。\n\n1. HBM・HBF・先端パッケージングを一体的に設計できる能力を確保する。\n2. ベースダイ、インターフェースIP、メモリコントローラーの設計比率を高める。\n3. 熱管理、パワー半導体、光インターコネクト、データセンターシステム企業を育成する。\n4. コンパイラーと推論エンジンが韓国製メモリを効率よく活用できるよう、ソフトウェアエコシステムを構築する。\n5. スマートフォン、自動車、ロボット、家電において、ハードウェア・AIモデル・サービスを結び付ける実際のユースケースを確保する。\n6. 特定顧客や単一のパッケージングサプライチェーンへの依存リスクを管理する。\n\n「韓国を経由しなければAIを作ることが難しい地位」は、生産量だけで形成されるものではない。標準、設計資産、製造、パッケージング、ソフトウェア、最終サービスがつながったとき、代替困難な産業的地位が形成される。\n\n## 展望：代替ではなく階層化と共同設計\n\nAI半導体がGPU中心からメモリ中心へ完全に置き換わると見るよりも、演算器とメモリの境界が曖昧になるプロセスと捉えるほうが正確である。\n\n- HBMは、最も高速に使用する必要があるデータを担当する。\n- HBFとCXLメモリは、より大きな容量を提供する。\n- SSDは、長期保存とコールドデータを担う。\n- 光インターコネクトは、遠く離れたリソースへの接続コストを低減する。\n- カスタムベースダイとPIMは、一部の演算をデータの近くへ移動させる。\n- 推論ソフトウェアは、各データをどの階層に配置するかを決定する。\n\n次世代AIインフラの勝者は、最も高速なGPUを一つ作った企業ではなく、演算、メモリ、接続、電力、冷却、ソフトウェアを一つのシステムとして最適化したエコシステムとなる可能性が高い。","content_html":"\u003cp\u003eAI半導体の競争基準は、単純な演算回数から、\u003cstrong\u003eどれだけ多くのデータを少ない電力で保存し、移動できるか\u003c/strong\u003eへと拡張されている。大規模なAI推論では、GPUが計算を実行できないのではなく、必要なモデルの重みとKVキャッシュを適時に供給されず、待機する状況が発生する。\u003c/p\u003e\n\u003cp\u003eこの変化は、しばしば「GPU中心からメモリ中心への転換」と表現される。ただし、GPUが消えたり、進化が止まったりしたという意味ではない。より正確には、GPU、HBM、外部メモリ、ストレージ、ネットワーク、ソフトウェアを一つのデータ移動システムとして共同設計する方向である。\u003c/p\u003e\n\u003ch2\u003e\n\u003ca href=\"#%E3%83%A1%E3%83%A2%E3%83%AA%E4%B8%AD%E5%BF%83%E3%82%B3%E3%83%B3%E3%83%94%E3%83%A5%E3%83%BC%E3%83%86%E3%82%A3%E3%83%B3%E3%82%B0%E3%81%A8%E3%81%AF%E4%BD%95%E3%81%8B\" class=\"anchor\" id=\"メモリ中心コンピューティングとは何か\"\u003e\u003c/a\u003eメモリ中心コンピューティングとは何か\u003c/h2\u003e\n\u003cp\u003e\u003cstrong\u003eメモリ中心コンピューティングとは、データを演算器へ繰り返し運ぶコストを削減するため、メモリの位置、帯域幅、容量、演算機能をシステム設計の出発点とするアプローチ\u003c/strong\u003eである。\u003c/p\u003e\n\u003cp\u003eAIチップの演算処理量は急速に増加したが、チップ外部からデータを取得するプロセスは相対的に遅く、多くの電力を消費する。そのため、次のような技術が併せて重要になっている。\u003c/p\u003e\n\u003cul\u003e\n\u003cli\u003eGPUまたはAIアクセラレーターの近くに配置するHBM\u003c/li\u003e\n\u003cli\u003eメモリとロジックを垂直に接続する3Dパッケージング\u003c/li\u003e\n\u003cli\u003eベースダイに制御機能または一部の演算機能を搭載するカスタムHBM\u003c/li\u003e\n\u003cli\u003eCXLを利用したメモリ拡張とプーリング\u003c/li\u003e\n\u003cli\u003eNANDフラッシュを広幅インターフェースで接続するHBF構想\u003c/li\u003e\n\u003cli\u003eチップとサーバー間の伝送電力を低減するための光インターコネクト\u003c/li\u003e\n\u003cli\u003eデータをメモリの近くで処理するPIMとnear-memory computing\u003c/li\u003e\n\u003c/ul\u003e\n\u003cp\u003eつまり、メモリ中心という表現は、特定のメモリ製品一つを意味するものではない。高速メモリから大容量ストレージまで、複数の階層を束ねてデータ移動を最小化するシステム原則である。\u003c/p\u003e\n\u003ch2\u003e\n\u003ca href=\"#%E3%81%AA%E3%81%9Cai%E6%8E%A8%E8%AB%96%E3%81%8C%E3%83%A1%E3%83%A2%E3%83%AA%E3%81%AE%E3%83%9C%E3%83%88%E3%83%AB%E3%83%8D%E3%83%83%E3%82%AF%E3%82%92%E6%8B%A1%E5%A4%A7%E3%81%99%E3%82%8B%E3%81%AE%E3%81%8B\" class=\"anchor\" id=\"なぜai推論がメモリのボトルネックを拡大するのか\"\u003e\u003c/a\u003eなぜAI推論がメモリのボトルネックを拡大するのか\u003c/h2\u003e\n\u003ch3\u003e\n\u003ca href=\"#%E3%83%A2%E3%83%87%E3%83%AB%E3%81%AE%E9%87%8D%E3%81%BF%E3%81%A8kv%E3%82%AD%E3%83%A3%E3%83%83%E3%82%B7%E3%83%A5%E3%81%AF%E7%95%B0%E3%81%AA%E3%82%8B%E8%B2%A0%E6%8B%85%E3%81%A7%E3%81%82%E3%82%8B\" class=\"anchor\" id=\"モデルの重みとkvキャッシュは異なる負担である\"\u003e\u003c/a\u003eモデルの重みとKVキャッシュは異なる負担である\u003c/h3\u003e\n\u003cp\u003eAI推論に必要なメモリは、大きくモデルの重み、実行中に生成される活性値、KVキャッシュに分けられる。モデルの重みはリクエストがなくても一定の容量を占めるが、KVキャッシュは入力長、出力長、同時リクエスト数に応じて増加する。\u003c/p\u003e\n\u003cp\u003eTransformerモデルは、以前のトークンを毎回最初から計算し直さないよう、各レイヤーのAttentionのキーと値の情報をKVキャッシュに保存する。単純化すると、1リクエスト当たりのKVキャッシュ容量は次の要素に比例する。\u003c/p\u003e\n\u003cp\u003e正確なKVキャッシュ容量は、モデルアーキテクチャと実装仕様で確認する必要がある。\u003c/p\u003e\n\u003cp\u003eKVキャッシュには、キーと値がそれぞれ保存される。そのため、コンテキストが長くなったり、同時に処理するユーザーが増えたりすると、KVキャッシュは急速に大きくなる。すべてのモデルが数百万トークンを使用したり、キャッシュが一律に数百倍増加したりするわけではないが、長文推論とエージェント型タスクがメモリ圧力を高めるという方向性は明確である。\u003c/p\u003e\n\u003ch3\u003e\n\u003ca href=\"#%E3%83%8F%E3%83%AB%E3%82%B7%E3%83%8D%E3%83%BC%E3%82%B7%E3%83%A7%E3%83%B3%E3%81%A8%E3%83%A1%E3%83%A2%E3%83%AA%E5%AE%B9%E9%87%8F%E3%81%AF%E5%90%8C%E3%81%98%E5%95%8F%E9%A1%8C%E3%81%A7%E3%81%AF%E3%81%AA%E3%81%84\" class=\"anchor\" id=\"ハルシネーションとメモリ容量は同じ問題ではない\"\u003e\u003c/a\u003eハルシネーションとメモリ容量は同じ問題ではない\u003c/h3\u003e\n\u003cp\u003eより長いコンテキストと検索拡張生成は、モデルにより多くの根拠を提供できる。しかし、メモリを増やすだけでハルシネーションがなくなるわけではない。検索結果の品質、プロンプトの構成、モデルの推論能力、出典の検証、評価体系も併せて必要となる。\u003c/p\u003e\n\u003ch3\u003e\n\u003ca href=\"#%E3%82%BD%E3%83%95%E3%83%88%E3%82%A6%E3%82%A7%E3%82%A2%E3%81%8C%E7%89%A9%E7%90%86%E3%83%A1%E3%83%A2%E3%83%AA%E3%81%AE%E9%9C%80%E8%A6%81%E3%82%92%E6%B8%9B%E3%82%89%E3%81%99%E3%81%93%E3%81%A8%E3%82%82%E3%81%82%E3%82%8B\" class=\"anchor\" id=\"ソフトウェアが物理メモリの需要を減らすこともある\"\u003e\u003c/a\u003eソフトウェアが物理メモリの需要を減らすこともある\u003c/h3\u003e\n\u003cp\u003eKVキャッシュのボトルネックは、ハードウェアの増設だけで解決するものではない。\u003c/p\u003e\n\u003cul\u003e\n\u003cli\u003eMQAとGQAは、保存すべきKVヘッド数を減らす。\u003c/li\u003e\n\u003cli\u003e量子化は、重みとキャッシュのバイト数を減らす。\u003c/li\u003e\n\u003cli\u003ePagedAttentionは、キャッシュをページ単位で管理し、断片化と無駄を軽減する。\u003c/li\u003e\n\u003cli\u003e継続的バッチ処理は、複数のリクエストを効率よくまとめる。\u003c/li\u003e\n\u003cli\u003eプレフィックスキャッシュは、繰り返されるシステムプロンプトや共通コンテキストを再利用する。\u003c/li\u003e\n\u003cli\u003eキャッシュの削除と階層別オフロードは、重要度の低い情報をより低速なメモリへ移動させる。\u003c/li\u003e\n\u003c/ul\u003e\n\u003cp\u003eしたがって、データセンターの実際のメモリ投資量は、モデルの規模だけでなく、推論エンジンの効率によっても変わる。\u003c/p\u003e\n\u003ch2\u003e\n\u003ca href=\"#ai%E3%83%87%E3%83%BC%E3%82%BF%E3%82%BB%E3%83%B3%E3%82%BF%E3%83%BC%E3%81%AE%E3%83%A1%E3%83%A2%E3%83%AA%E9%9A%8E%E5%B1%A4\" class=\"anchor\" id=\"aiデータセンターのメモリ階層\"\u003e\u003c/a\u003eAIデータセンターのメモリ階層\u003c/h2\u003e\n\u003cp\u003e一つのメモリですべての速度、容量、価格、電力効率を満たすことは難しい。AIデータセンターは、次のような階層構造へ発展する可能性が高い。\u003c/p\u003e\n\u003cdiv class=\"overflow-x-auto\"\u003e\u003ctable\u003e\n\u003cthead\u003e\n\u003ctr\u003e\n\u003cth\u003e階層\u003c/th\u003e\n\u003cth\u003e代表技術\u003c/th\u003e\n\u003cth\u003e強み\u003c/th\u003e\n\u003cth\u003e主な限界\u003c/th\u003e\n\u003cth\u003e想定される役割\u003c/th\u003e\n\u003c/tr\u003e\n\u003c/thead\u003e\n\u003ctbody\u003e\n\u003ctr\u003e\n\u003ctd data-label=\"階層\"\u003eチップ内部\u003c/td\u003e\n\u003ctd data-label=\"代表技術\"\u003eSRAM、レジスター\u003c/td\u003e\n\u003ctd data-label=\"強み\"\u003e最も短いレイテンシ\u003c/td\u003e\n\u003ctd data-label=\"主な限界\"\u003e容量が非常に小さく、面積コストが高い\u003c/td\u003e\n\u003ctd data-label=\"想定される役割\"\u003e直ちに使用するデータと演算中間値\u003c/td\u003e\n\u003c/tr\u003e\n\u003ctr\u003e\n\u003ctd data-label=\"階層\"\u003eアクセラレーター隣接\u003c/td\u003e\n\u003ctd data-label=\"代表技術\"\u003eHBM\u003c/td\u003e\n\u003ctd data-label=\"強み\"\u003e高い帯域幅と比較的短いレイテンシ\u003c/td\u003e\n\u003ctd data-label=\"主な限界\"\u003e容量・パッケージングコスト・熱の制約\u003c/td\u003e\n\u003ctd data-label=\"想定される役割\"\u003eアクティブな重み、頻繁に使用するKVキャッシュ\u003c/td\u003e\n\u003c/tr\u003e\n\u003ctr\u003e\n\u003ctd data-label=\"階層\"\u003eサーバーメモリ\u003c/td\u003e\n\u003ctd data-label=\"代表技術\"\u003eDDR、CXL接続メモリ\u003c/td\u003e\n\u003ctd data-label=\"強み\"\u003eHBMより大きな拡張容量\u003c/td\u003e\n\u003ctd data-label=\"主な限界\"\u003eアクセラレーターから遠く、帯域幅が低い\u003c/td\u003e\n\u003ctd data-label=\"想定される役割\"\u003eキャッシュ拡張、モデル階層化、メモリプール\u003c/td\u003e\n\u003c/tr\u003e\n\u003ctr\u003e\n\u003ctd data-label=\"階層\"\u003e高帯域幅フラッシュ\u003c/td\u003e\n\u003ctd data-label=\"代表技術\"\u003eHBF構想\u003c/td\u003e\n\u003ctd data-label=\"強み\"\u003eNANDベースの高い集積度と不揮発性\u003c/td\u003e\n\u003ctd data-label=\"主な限界\"\u003e読み取りレイテンシ、書き込み寿命、制御の複雑性\u003c/td\u003e\n\u003ctd data-label=\"想定される役割\"\u003e使用頻度の低い重み・KVキャッシュ階層\u003c/td\u003e\n\u003c/tr\u003e\n\u003ctr\u003e\n\u003ctd data-label=\"階層\"\u003eストレージ\u003c/td\u003e\n\u003ctd data-label=\"代表技術\"\u003eNVMe SSD\u003c/td\u003e\n\u003ctd data-label=\"強み\"\u003e大容量と低いビット当たりコスト\u003c/td\u003e\n\u003ctd data-label=\"主な限界\"\u003eメモリより長いレイテンシ\u003c/td\u003e\n\u003ctd data-label=\"想定される役割\"\u003eチェックポイント、データセット、コールドデータ\u003c/td\u003e\n\u003c/tr\u003e\n\u003c/tbody\u003e\n\u003c/table\u003e\u003c/div\u003e\n\u003cp\u003e核心は、HBMとHBFのどちらか一方が勝つことではなく、データの使用頻度に応じて複数の階層を配置することである。\u003c/p\u003e\n\u003ch2\u003e\n\u003ca href=\"#fms-2026%E3%81%8C%E7%A4%BA%E3%81%97%E3%81%9F%E6%AC%A1%E4%B8%96%E4%BB%A3%E3%83%A1%E3%83%A2%E3%83%AA%E7%AB%B6%E4%BA%89\" class=\"anchor\" id=\"fms-2026が示した次世代メモリ競争\"\u003e\u003c/a\u003eFMS 2026が示した次世代メモリ競争\u003c/h2\u003e\n\u003cp\u003e2026年8月に米国サンタクララで開催されたFMSでは、HBM以降のAIメモリとストレージ構造が主要議題として取り上げられた。議論の中心には、より高い積層、NANDベースの大容量階層、カスタムメモリ、データセンター接続技術があった。\u003c/p\u003e\n\u003cp\u003eSamsung ElectronicsのGHBM、SK hynixがGoogle・SanDiskと議論したHBFなどは、こうした方向性を示す事例として紹介された。ただし、GHBM、HBF、THBMといった名称は、いずれもJEDECで同一仕様として確定された汎用的な世代名だと断定することは難しい。企業の発表段階にある技術、共同開発の概念、標準化された商用製品を区別して捉える必要がある。\u003c/p\u003e\n\u003cp\u003eまた、世代名が上がったからといって、実際のAIサービスが必ず高速化するわけではない。実効帯域幅、メモリ容量、レイテンシ、電力、冷却、パッケージ歩留まり、ソフトウェア対応を併せて比較する必要がある。\u003c/p\u003e\n\u003ch2\u003e\n\u003ca href=\"#hbm%E3%81%AE%E5%BC%B7%E3%81%BF%E3%81%A8%E5%AE%B9%E9%87%8F%E3%81%AE%E9%99%90%E7%95%8C\" class=\"anchor\" id=\"hbmの強みと容量の限界\"\u003e\u003c/a\u003eHBMの強みと容量の限界\u003c/h2\u003e\n\u003cp\u003eHBMは、複数のDRAMダイを垂直に積層し、シリコン貫通電極と広幅インターフェースで接続する。一般的なボード型メモリよりもアクセラレーターの近くで、多くのデータを並列に供給できることが核心的な利点である。\u003c/p\u003e\n\u003cp\u003eしかし、HBMの容量を無限に増やすことは難しい。\u003c/p\u003e\n\u003col\u003e\n\u003cli\u003e積層数が増加すると、製造歩留まりと検査の難易度が高まる。\u003c/li\u003e\n\u003cli\u003eGPUとHBMを一緒に配置するパッケージ面積が大きくなる。\u003c/li\u003e\n\u003cli\u003eアクセラレーターとメモリで発生した熱を、狭い空間から除去しなければならない。\u003c/li\u003e\n\u003cli\u003e電力供給網とインターポーザー配線も複雑になる。\u003c/li\u003e\n\u003cli\u003e高価なHBMを使用頻度の低いデータの保存にまで使うと、経済性が低下する。\u003c/li\u003e\n\u003c/ol\u003e\n\u003cp\u003eこのため、HBMは最も頻繁に使用するデータを担当し、残りをCXLメモリ、フラッシュ、またはSSDに移す階層化が重要になる。\u003c/p\u003e\n\u003ch2\u003e\n\u003ca href=\"#hbf%E3%81%AFhbm%E3%82%92%E4%BB%A3%E6%9B%BF%E3%81%A7%E3%81%8D%E3%82%8B%E3%81%AE%E3%81%8B\" class=\"anchor\" id=\"hbfはhbmを代替できるのか\"\u003e\u003c/a\u003eHBFはHBMを代替できるのか\u003c/h2\u003e\n\u003cp\u003eHBFはHigh Bandwidth Flashの略で、NANDフラッシュを並列化・積層し、従来のSSDよりアクセラレーターに近い高帯域幅メモリ階層を作ろうとする構想である。NANDはDRAMより高い集積度と不揮発性を提供するため、同じ物理空間により多くのデータを収容できる余地がある。\u003c/p\u003e\n\u003cp\u003eしかし、NANDはDRAMとは特性が異なる。\u003c/p\u003e\n\u003cul\u003e\n\u003cli\u003e読み取りレイテンシが長い。\u003c/li\u003e\n\u003cli\u003e上書きの前に消去処理が必要である。\u003c/li\u003e\n\u003cli\u003e書き込み回数に応じた寿命管理が必要である。\u003c/li\u003e\n\u003cli\u003e不良ブロック、エラー訂正、ウェアレベリングが必要である。\u003c/li\u003e\n\u003cli\u003e小単位の不規則なアクセスより、大単位のシーケンシャルアクセスに適している。\u003c/li\u003e\n\u003c/ul\u003e\n\u003cp\u003eしたがって、HBFが商用化されてもHBMをそのまま置き換えるのではなく、\u003cstrong\u003eHBMとSSDの間の大容量階層\u003c/strong\u003eとして機能する可能性が高い。読み取り中心のモデルの重み、再利用頻度の低いキャッシュ、チェックポイント、検索データなどが候補になり得る。実際の適合性は、インターフェース規格、レイテンシ、耐久性、コントローラー、推論ソフトウェアの対応に左右される。\u003c/p\u003e\n\u003ch2\u003e\n\u003ca href=\"#ghbm%E3%81%A8thbm%E3%81%8C%E6%8F%90%E8%B5%B7%E3%81%99%E3%82%8B3d%E3%83%91%E3%83%83%E3%82%B1%E3%83%BC%E3%82%B8%E3%83%B3%E3%82%B0%E3%81%AE%E8%AA%B2%E9%A1%8C\" class=\"anchor\" id=\"ghbmとthbmが提起する3dパッケージングの課題\"\u003e\u003c/a\u003eGHBMとTHBMが提起する3Dパッケージングの課題\u003c/h2\u003e\n\u003cp\u003eアクセラレーターとHBMをパッケージ上で横並びに配置する方式には、接続幅とパッケージ面積に限界がある。これを克服するため、ロジックとメモリを垂直に積み重ねて配線長を短縮する構想が登場している。\u003c/p\u003e\n\u003ch3\u003e\n\u003ca href=\"#gpu%E3%81%AE%E4%B8%8A%E3%81%AB%E3%83%A1%E3%83%A2%E3%83%AA%E3%82%92%E9%85%8D%E7%BD%AE%E3%81%99%E3%82%8B%E6%A7%8B%E9%80%A0\" class=\"anchor\" id=\"gpuの上にメモリを配置する構造\"\u003e\u003c/a\u003eGPUの上にメモリを配置する構造\u003c/h3\u003e\n\u003cp\u003eGHBMまたはZ軸HBMとして紹介される概念は、GPUとHBMを垂直に結合し、データの移動距離を短縮する方向である。短く多数の垂直接続により、高い帯域幅と低い入出力電力が期待される。\u003c/p\u003e\n\u003cp\u003e問題は熱である。GPUの上にメモリを配置すると、GPUで発生した熱がメモリと冷却装置の間を通過する可能性がある。「メモリが溶ける」という表現は、技術的な説明というよりも、熱問題を強調した比喩に近い。実際のリスクは、接合部とメモリの許容温度超過、リーク電流の増加、性能制限、寿命低下である。\u003c/p\u003e\n\u003ch3\u003e\n\u003ca href=\"#%E3%83%A1%E3%83%A2%E3%83%AA%E3%81%AE%E4%B8%8Bgpu%E3%81%AE%E4%B8%8A%E3%81%A8%E3%81%84%E3%81%86%E6%A7%8B%E9%80%A0\" class=\"anchor\" id=\"メモリの下gpuの上という構造\"\u003e\u003c/a\u003eメモリの下、GPUの上という構造\u003c/h3\u003e\n\u003cp\u003eKim Jung-ho KAIST教授側が提案したとされるTHBMは、HBMスタックの上側にGPUを置き、発熱の大きいロジックを冷却装置により近く配置する発想である。放熱には有利となり得るが、次の課題が残る。\u003c/p\u003e\n\u003cul\u003e\n\u003cli\u003e重いロジックダイとメモリ積層の機械的安定性\u003c/li\u003e\n\u003cli\u003e電力供給と信号配線\u003c/li\u003e\n\u003cli\u003e異なるプロセスで製造したダイの接合歩留まり\u003c/li\u003e\n\u003cli\u003e不良ダイの交換とテスト可能性\u003c/li\u003e\n\u003cli\u003e冷却板まで含めたパッケージ設計\u003c/li\u003e\n\u003c/ul\u003e\n\u003cp\u003e垂直積層の競争力は、概念図だけでは判断できない。熱抵抗、実効帯域幅、歩留まり、総所有コストを測定した結果が必要である。\u003c/p\u003e\n\u003ch2\u003e\n\u003ca href=\"#%E5%85%89%E3%82%A4%E3%83%B3%E3%82%BF%E3%83%BC%E3%82%B3%E3%83%8D%E3%82%AF%E3%83%88%E3%81%AF%E3%83%A1%E3%83%A2%E3%83%AA%E4%BE%9D%E5%AD%98%E3%82%92%E9%81%BF%E3%81%91%E3%82%8B%E8%BF%82%E5%9B%9E%E7%AD%96%E3%81%AA%E3%81%AE%E3%81%8B\" class=\"anchor\" id=\"光インターコネクトはメモリ依存を避ける迂回策なのか\"\u003e\u003c/a\u003e光インターコネクトはメモリ依存を避ける迂回策なのか\u003c/h2\u003e\n\u003cp\u003eGPU外部のメモリとストレージを使用するには、データがより長い距離を移動しなければならない。電気信号は、距離が長く伝送速度が高くなるほど、信号補正と再伝送により多くの電力を必要とする。光インターコネクトは、サーバー、ラック、クラスター間の高速接続において、帯域幅密度と伝送電力を改善する候補として注目されている。\u003c/p\u003e\n\u003cp\u003eNVIDIAが光ネットワーキングを強化する流れを、特定のメモリ企業への依存を避けるための戦略の一つとしてのみ説明することは難しい。より直接的な背景は、アクセラレーターの規模が一つのサーバーを超えてラックやデータセンター単位へ拡張され、ネットワークがAIシステム全体のボトルネックになっているためである。\u003c/p\u003e\n\u003cp\u003e光接続もHBMを代替するものではない。アクセラレーターのすぐ隣で求められる短いレイテンシはHBMが担い、光接続は、より遠くにあるメモリプールと複数のアクセラレーターを接続する役割を担う可能性が高い。\u003c/p\u003e\n\u003ch2\u003e\n\u003ca href=\"#%E3%82%AB%E3%82%B9%E3%82%BF%E3%83%A0hbm%E3%81%8C%E3%83%A1%E3%83%A2%E3%83%AA%E7%94%A3%E6%A5%AD%E3%82%92%E5%A4%89%E3%81%88%E3%82%8B%E4%BB%95%E7%B5%84%E3%81%BF\" class=\"anchor\" id=\"カスタムhbmがメモリ産業を変える仕組み\"\u003e\u003c/a\u003eカスタムHBMがメモリ産業を変える仕組み\u003c/h2\u003e\n\u003cp\u003e従来の汎用DRAMは、同一規格の製品を複数の顧客へ供給する性格が強かった。HBMは、GPUパッケージ、インターポーザー、ベースダイ、電力・熱設計を併せて調整する必要があるため、顧客とメモリ企業による共同設計の比重がより高い。\u003c/p\u003e\n\u003cp\u003eカスタムHBMまたはCHBMでは、ベースダイに次の機能を搭載できる。\u003c/p\u003e\n\u003cul\u003e\n\u003cli\u003eメモリ制御とインターフェースの最適化\u003c/li\u003e\n\u003cli\u003eエラー訂正と信頼性管理\u003c/li\u003e\n\u003cli\u003eデータ圧縮と移動制御\u003c/li\u003e\n\u003cli\u003eセキュリティまたは仮想化機能\u003c/li\u003e\n\u003cli\u003e限定的なデータ前処理と演算\u003c/li\u003e\n\u003c/ul\u003e\n\u003cp\u003eこの構造は、メモリサプライヤーを単純な部品メーカーから、システムの共同設計者へと引き上げる可能性がある。開発初期に数量と仕様を協議するため、長期契約と顧客囲い込みの効果も大きくなり得る。\u003c/p\u003e\n\u003cp\u003eただし、カスタマイズによってメモリサイクルが完全になくなるわけではない。AI投資の速度、顧客集中度、パッケージング生産能力、歩留まり、汎用DRAM価格は、依然として業績変動を引き起こし得る。特定顧客向けに最適化した製品は、需要が変化した際に他の顧客へ販売しにくいというリスクもある。\u003c/p\u003e\n\u003ch2\u003e\n\u003ca href=\"#gpu%E3%81%AE%E9%80%B2%E5%8C%96%E3%81%8C%E6%AD%A2%E3%81%BE%E3%81%A3%E3%81%9F%E3%81%A8%E3%81%84%E3%81%86%E8%A7%A3%E9%87%88%E3%81%AF%E6%AD%A3%E7%A2%BA%E3%81%8B\" class=\"anchor\" id=\"gpuの進化が止まったという解釈は正確か\"\u003e\u003c/a\u003eGPUの進化が止まったという解釈は正確か\u003c/h2\u003e\n\u003cp\u003eGPUの進化が事実上止まったと断定することは難しい。アクセラレーターは、低精度の演算形式、スパース性処理、Transformer専用エンジン、チップレット、ネットワーク、冷却を含む方向へ進化し続けている。\u003c/p\u003e\n\u003cp\u003e変わったのは評価基準である。チップ一つの最大演算性能よりも、次の指標が重要になった。\u003c/p\u003e\n\u003cul\u003e\n\u003cli\u003e実際のモデルで達成する実効メモリ帯域幅\u003c/li\u003e\n\u003cli\u003eユーザー当たりの最初のトークンのレイテンシとトークン生成速度\u003c/li\u003e\n\u003cli\u003e1ワット当たりの処理トークン数\u003c/li\u003e\n\u003cli\u003eラック当たりのメモリ容量とネットワーク帯域幅\u003c/li\u003e\n\u003cli\u003eモデルをサービスとして提供するための総コスト\u003c/li\u003e\n\u003c/ul\u003e\n\u003cp\u003eオープンソースモデルが普及したからといって、すべてのモデルの能力が均一化されたわけでもない。ただし、類似したモデルを複数の事業者が活用できるようになり、ハードウェアの運用効率とサービス展開能力の重要性が高まったことは事実である。\u003c/p\u003e\n\u003ch2\u003e\n\u003ca href=\"#%E8%A6%8B%E8%90%BD%E3%81%A8%E3%81%97%E3%82%84%E3%81%99%E3%81%84%E5%A4%89%E6%95%B0%E4%BF%A1%E9%A0%BC%E6%80%A7%E3%82%BB%E3%82%AD%E3%83%A5%E3%83%AA%E3%83%86%E3%82%A3%E3%83%97%E3%83%AD%E3%82%B0%E3%83%A9%E3%83%9F%E3%83%B3%E3%82%B0%E3%83%A2%E3%83%87%E3%83%AB\" class=\"anchor\" id=\"見落としやすい変数信頼性セキュリティプログラミングモデル\"\u003e\u003c/a\u003e見落としやすい変数：信頼性・セキュリティ・プログラミングモデル\u003c/h2\u003e\n\u003cp\u003e次世代メモリの議論は帯域幅と容量に集中しているが、実際の商用化を左右する別の要素もある。\u003c/p\u003e\n\u003ch3\u003e\n\u003ca href=\"#%E3%83%87%E3%83%BC%E3%82%BF%E3%81%AE%E6%AD%A3%E7%A2%BA%E6%80%A7%E3%81%A8%E5%AF%BF%E5%91%BD\" class=\"anchor\" id=\"データの正確性と寿命\"\u003e\u003c/a\u003eデータの正確性と寿命\u003c/h3\u003e\n\u003cp\u003eメモリの積層数と集積度が高くなるほど、熱、エラー率、寿命の問題がより重要になる。AI推論におけるサイレントデータ破損は、即時のシステム停止ではなく、誤った出力として現れる可能性がある。エラー訂正、データ完全性の検査、障害の隔離は、性能と同じくらい重要である。\u003c/p\u003e\n\u003ch3\u003e\n\u003ca href=\"#%E5%85%B1%E6%9C%89%E3%83%A1%E3%83%A2%E3%83%AA%E3%81%AE%E3%82%BB%E3%82%AD%E3%83%A5%E3%83%AA%E3%83%86%E3%82%A3\" class=\"anchor\" id=\"共有メモリのセキュリティ\"\u003e\u003c/a\u003e共有メモリのセキュリティ\u003c/h3\u003e\n\u003cp\u003eCXLメモリプールや外部キャッシュを複数のアクセラレーターと顧客が共有する場合、データの分離、暗号化、アクセス権限、残存データの削除が必要となる。メモリ容量が増えるほど、保護すべきモデルの重みとユーザーコンテキストも増える。\u003c/p\u003e\n\u003ch3\u003e\n\u003ca href=\"#%E9%96%8B%E7%99%BA%E8%80%85%E3%81%8C%E5%88%A9%E7%94%A8%E3%81%A7%E3%81%8D%E3%82%8B%E3%81%8B\" class=\"anchor\" id=\"開発者が利用できるか\"\u003e\u003c/a\u003e開発者が利用できるか\u003c/h3\u003e\n\u003cp\u003e新たなメモリ階層があっても、コンパイラーと推論エンジンがデータ配置を自動的に決定できなければ、活用度は低い。どのテンソルとKVキャッシュをHBM、HBF、CXLメモリ、またはSSDに配置するかを管理するランタイムが必要である。最終的に、ハードウェア競争はメモリスケジューラーとシステムソフトウェアの競争へとつながる。\u003c/p\u003e\n\u003ch2\u003e\n\u003ca href=\"#ai%E3%83%87%E3%83%BC%E3%82%BF%E3%82%BB%E3%83%B3%E3%82%BF%E3%83%BC%E3%81%AF%E3%83%A1%E3%83%A2%E3%83%AA%E5%B7%A5%E5%A0%B4%E3%81%AA%E3%81%AE%E3%81%8B\" class=\"anchor\" id=\"aiデータセンターはメモリ工場なのか\"\u003e\u003c/a\u003eAIデータセンターはメモリ工場なのか\u003c/h2\u003e\n\u003cp\u003e大規模AIデータセンターを「メモリ工場」と呼ぶことは、メモリの戦略的重要性を強調する比喩としては有用である。モデルの重み、KVキャッシュ、学習データ、チェックポイント、検索インデックスが複数の階層に保存されるためである。\u003c/p\u003e\n\u003cp\u003eしかし、データセンターコストの一定割合が常にメモリと電力に使われるといった一般化には、根拠が不足している。コスト構成は、学習と推論の比率、電力価格、サーバーの減価償却、ネットワーク、冷却、稼働率、モデル効率によって異なる。\u003c/p\u003e\n\u003cp\u003eより正確な結論は、次のとおりである。\u003c/p\u003e\n\u003cblockquote\u003e\n\u003cp\u003e未来のAIデータセンターは、GPUを大量に設置する場所を超え、データを最も適切なメモリ階層に配置し、最小限の電力で移動させるシステムになる。\u003c/p\u003e\n\u003c/blockquote\u003e\n\u003ch2\u003e\n\u003ca href=\"#%E9%9F%93%E5%9B%BD%E3%81%AE%E5%8D%8A%E5%B0%8E%E4%BD%93%E7%94%A3%E6%A5%AD%E3%81%AB%E3%81%A8%E3%81%A3%E3%81%A6%E3%81%AE%E6%84%8F%E5%91%B3\" class=\"anchor\" id=\"韓国の半導体産業にとっての意味\"\u003e\u003c/a\u003e韓国の半導体産業にとっての意味\u003c/h2\u003e\n\u003cp\u003e韓国は、HBMとNANDフラッシュの大規模な製造能力を備えており、メモリ中心への転換において重要な位置にある。しかし、メモリの生産量だけで長期的な優位性を保証されることは難しい。\u003c/p\u003e\n\u003cp\u003e必要な戦略は次のとおりである。\u003c/p\u003e\n\u003col\u003e\n\u003cli\u003eHBM・HBF・先端パッケージングを一体的に設計できる能力を確保する。\u003c/li\u003e\n\u003cli\u003eベースダイ、インターフェースIP、メモリコントローラーの設計比率を高める。\u003c/li\u003e\n\u003cli\u003e熱管理、パワー半導体、光インターコネクト、データセンターシステム企業を育成する。\u003c/li\u003e\n\u003cli\u003eコンパイラーと推論エンジンが韓国製メモリを効率よく活用できるよう、ソフトウェアエコシステムを構築する。\u003c/li\u003e\n\u003cli\u003eスマートフォン、自動車、ロボット、家電において、ハードウェア・AIモデル・サービスを結び付ける実際のユースケースを確保する。\u003c/li\u003e\n\u003cli\u003e特定顧客や単一のパッケージングサプライチェーンへの依存リスクを管理する。\u003c/li\u003e\n\u003c/ol\u003e\n\u003cp\u003e「韓国を経由しなければAIを作ることが難しい地位」は、生産量だけで形成されるものではない。標準、設計資産、製造、パッケージング、ソフトウェア、最終サービスがつながったとき、代替困難な産業的地位が形成される。\u003c/p\u003e\n\u003ch2\u003e\n\u003ca href=\"#%E5%B1%95%E6%9C%9B%E4%BB%A3%E6%9B%BF%E3%81%A7%E3%81%AF%E3%81%AA%E3%81%8F%E9%9A%8E%E5%B1%A4%E5%8C%96%E3%81%A8%E5%85%B1%E5%90%8C%E8%A8%AD%E8%A8%88\" class=\"anchor\" id=\"展望代替ではなく階層化と共同設計\"\u003e\u003c/a\u003e展望：代替ではなく階層化と共同設計\u003c/h2\u003e\n\u003cp\u003eAI半導体がGPU中心からメモリ中心へ完全に置き換わると見るよりも、演算器とメモリの境界が曖昧になるプロセスと捉えるほうが正確である。\u003c/p\u003e\n\u003cul\u003e\n\u003cli\u003eHBMは、最も高速に使用する必要があるデータを担当する。\u003c/li\u003e\n\u003cli\u003eHBFとCXLメモリは、より大きな容量を提供する。\u003c/li\u003e\n\u003cli\u003eSSDは、長期保存とコールドデータを担う。\u003c/li\u003e\n\u003cli\u003e光インターコネクトは、遠く離れたリソースへの接続コストを低減する。\u003c/li\u003e\n\u003cli\u003eカスタムベースダイとPIMは、一部の演算をデータの近くへ移動させる。\u003c/li\u003e\n\u003cli\u003e推論ソフトウェアは、各データをどの階層に配置するかを決定する。\u003c/li\u003e\n\u003c/ul\u003e\n\u003cp\u003e次世代AIインフラの勝者は、最も高速なGPUを一つ作った企業ではなく、演算、メモリ、接続、電力、冷却、ソフトウェアを一つのシステムとして最適化したエコシステムとなる可能性が高い。\u003c/p\u003e\n","tags":["半導体","AIデータセンター","SKハイニックス","AI半導体","HBM"],"faqs":[{"question":"メモリ中心コンピューティングとは、GPUをメモリに置き換えるという意味ですか？","answer":"いいえ。GPUやその他のアクセラレータは引き続き演算を担う。メモリ中心コンピューティングは、アクセラレータ、HBM、外部メモリ、ストレージ、ネットワークを一体的に設計し、データ移動にかかる時間と電力を削減するアプローチである。"},{"question":"KVキャッシュは、なぜ長いコンテキストで大きくなるのですか？","answer":"トランスフォーマーは、以前のトークンのキーと値の情報をレイヤーごとに保存し、同じ計算を繰り返さない。保存量はおおむね、トークン数、レイヤー数、KVヘッド数、データ形式のサイズに比例するため、長いコンテキストと多数の同時リクエストによってメモリ使用量が増加する。"},{"question":"HBFはHBMより容量が大きければ、必ず優れているのですか？","answer":"そうではない。NANDベースのHBFは、高い集積度と不揮発性が利点だが、DRAMベースのHBMよりレイテンシが長く、書き込み寿命とエラー管理が複雑である。頻繁に使用するデータはHBMに、使用頻度の低いデータはHBFに置く階層型構成のほうが、より現実的である。"},{"question":"HBFと一般的なNVMe SSDの違いは何ですか？","answer":"HBFは、NANDフラッシュをより広帯域で並列性の高いインターフェースによりアクセラレータの近くへ接続し、従来のSSDより高い帯域幅を提供しようとする概念である。具体的な性能と接続方式は、製品や標準化の結果によって異なる可能性がある。"},{"question":"GPUとHBMを垂直積層すると、どのような利点がありますか？","answer":"接続距離が短くなり、多数の垂直配線を使用できるため、帯域幅と入出力電力の面で有利になり得る。一方で、熱密度、電力供給、接合歩留まり、検査、冷却の問題はさらに難しくなる。"},{"question":"光インターコネクトはHBMを置き換えられますか？","answer":"光インターコネクトは、遠距離で複数のアクセラレータやメモリリソースを接続するのに適しているが、アクセラレータのすぐ隣にあるHBMの低レイテンシをそのまま置き換えるものではない。両技術は、それぞれ異なる距離とメモリ階層を担う可能性が高い。"},{"question":"カスタムHBMは、メモリ価格のサイクルをなくせますか？","answer":"カスタム設計と長期供給契約は、汎用メモリよりも価格の安定性と顧客関係を強化できる。しかし、AI投資の変動、生産能力、歩留まり、顧客集中、汎用DRAM価格の影響までなくなるわけではない。"},{"question":"長いコンテキストをサポートすれば、AIのハルシネーションはなくなりますか？","answer":"いいえ。長いコンテキストはより多くの根拠を提供できるが、検索資料の品質、モデルの能力、指示文の構成、出典の検証が不十分であれば、誤った回答が出る可能性がある。メモリの増設は、ハルシネーションを軽減する手段の一つにすぎない。"},{"question":"GHBM、HBF、THBMは、すでに確定した業界標準ですか？","answer":"すべての名称を同じレベルで確定した標準と見なしてはならない。一部は企業発表や研究提案段階の名称である可能性があるため、JEDECなどの標準化団体の規格、メーカーの最終仕様、実際に量産されているかどうかを個別に確認する必要がある。"}],"sources":[{"url":"https://futurememorystorage.com/","title":"FMS：メモリとストレージの未来","type":"source"},{"url":"https://arxiv.org/abs/2309.06180","title":"PagedAttentionによる大規模言語モデルのサービング向け効率的なメモリ管理","type":"source"},{"url":"https://arxiv.org/abs/2205.14135","title":"FlashAttention：IO認識による高速かつメモリ効率に優れた厳密なAttention","type":"source"},{"url":"https://developer.nvidia.com/blog/mastering-llm-techniques-inference-optimization/","title":"LLM技術を極める：推論最適化","type":"source"},{"url":"https://www.cxlconsortium.org/","title":"Compute Express Link Consortium","type":"source"},{"url":"https://www.uciexpress.org/","title":"UCIe Consortium","type":"source"}],"images":[{"id":716,"url":"https://injoys.com/rails/active_storage/blobs/proxy/eyJfcmFpbHMiOnsiZGF0YSI6OTAxOCwicHVyIjoiYmxvYl9pZCJ9fQ==--5e9ff3355e5af64800fe3a3753eb07a1847f7fba/ai-db43622c.webp","is_representative":true,"generation_method":"ai_image","license":"ai_generated","mime_type":"image/webp","translations":{"ko":{"alt":"중앙 AI 칩과 RAM 모듈, 적층 메모리, 서버, 저장장치가 데이터 경로로 연결된 개념도","caption":"AI 반도체를 중심으로 메모리와 서버, 저장장치 사이의 데이터 흐름을 시각화했다.","description":null},"en":{"alt":"Central AI chip linked by data paths to RAM, stacked memory, servers, and storage","caption":"The illustration visualizes data flowing between an AI chip, memory, servers, and storage.","description":null},"ja":{"alt":"中央のAIチップとRAM、積層メモリ、サーバー、ストレージをデータ経路で結んだ概念図","caption":"AIチップを中心に、メモリやサーバー、ストレージ間のデータの流れを示している。","description":null},"es":{"alt":"Chip de IA central conectado por rutas de datos a RAM, memoria apilada, servidores y almacenamiento","caption":"La ilustración muestra el flujo de datos entre un chip de IA, la memoria, los servidores y el almacenamiento.","description":null},"id":{"alt":"Chip AI pusat terhubung melalui jalur data ke RAM, memori bertumpuk, server, dan penyimpanan","caption":"Ilustrasi ini memvisualisasikan aliran data antara chip AI, memori, server, dan penyimpanan.","description":null},"pt":{"alt":"Chip de IA central ligado por fluxos de dados à RAM, memória empilhada, servidores e armazenamento","caption":"A ilustração mostra o fluxo de dados entre um chip de IA, a memória, os servidores e o armazenamento.","description":null},"zh-hant":{"alt":"中央AI晶片透過資料路徑連接RAM、堆疊記憶體、伺服器與儲存裝置","caption":"插圖呈現AI晶片與記憶體、伺服器及儲存裝置之間的資料流動。","description":null},"de":{"alt":"Zentraler KI-Chip, über Datenpfade mit RAM, Stapelspeicher, Servern und Speichern verbunden","caption":"Die Illustration zeigt den Datenfluss zwischen einem KI-Chip, Speicher, Servern und Datenspeichern.","description":null}}},{"id":717,"url":"https://injoys.com/rails/active_storage/blobs/proxy/eyJfcmFpbHMiOnsiZGF0YSI6OTAyNCwicHVyIjoiYmxvYl9pZCJ9fQ==--0b4dbc6fd04a7a2893bbf9865c8b7e32463f6e20/ai-29d9b4a3.webp","is_representative":false,"generation_method":"ai_image","license":"ai_generated","mime_type":"image/webp","translations":{"ko":{"alt":"적층 메모리와 프로세서, 서버를 고속 링크로 연결한 AI 반도체 구조 일러스트","caption":"적층 메모리와 서버 간 데이터 흐름을 중심으로 AI 반도체 구조를 표현했다.","description":null},"en":{"alt":"Exploded AI chip with stacked memory, processor layers, server racks, and glowing data links","caption":"The illustration highlights data flow between stacked memory, processors, and servers.","description":null},"ja":{"alt":"積層メモリとプロセッサ、サーバーを高速リンクで結ぶAI半導体の構造図","caption":"積層メモリとサーバー間のデータフローを中心にAI半導体の構造を表している。","description":null},"es":{"alt":"Chip de IA por capas con memoria apilada, procesadores, servidores y enlaces de datos luminosos","caption":"La ilustración destaca el flujo de datos entre la memoria apilada, los procesadores y los servidores.","description":null},"id":{"alt":"Chip AI berlapis dengan memori bertumpuk, prosesor, rak server, dan jalur data bercahaya","caption":"Ilustrasi ini menyoroti aliran data antara memori bertumpuk, prosesor, dan server.","description":null},"pt":{"alt":"Chip de IA em camadas com memória empilhada, processadores, servidores e conexões luminosas","caption":"A ilustração destaca o fluxo de dados entre memória empilhada, processadores e servidores.","description":null},"zh-hant":{"alt":"分層AI晶片結合堆疊記憶體、處理器、伺服器機櫃與發光資料連線","caption":"此圖呈現堆疊記憶體、處理器與伺服器之間的資料流動。","description":null},"de":{"alt":"Mehrschichtiger KI-Chip mit gestapeltem Speicher, Prozessoren, Serverracks und leuchtenden Datenleitungen","caption":"Die Illustration zeigt den Datenfluss zwischen gestapeltem Speicher, Prozessoren und Servern.","description":null}}}],"published_at":"2026-08-17T21:47:47+09:00","updated_at":"2026-08-17T21:47:47+09:00","license":"cc_by","translation_status":"reviewed","available_locales":["ko","en","ja","es"],"data_locales":["ko","en","ja","es","id","pt","zh-hant","de"],"url":"https://injoys.com/ja/articles/memory-centric-ai-chips-hbm-hbf-packaging"}