{"content_id":"htuvoxtoaw","slug":"memory-centric-ai-chips-hbm-hbf-packaging","locale":"zh-hant","schema_type":"TechArticle","category":"trends","category_name":"趨勢","title":"從 GPU 中心轉向記憶體中心：AI 半導體典範的轉變","summary":"AI 系統的瓶頸正從單純的運算效能，轉向儲存與移動資料的能力。隨著 HBM、以 NAND 為基礎的 HBF、客製化基礎晶粒、3D 封裝與光互連相互結合，共同設計加速器與記憶體的記憶體中心運算正迅速崛起。","sponsorship_disclosure":null,"author":{"name":"injoys","url":"https://injoys.com/ko/about"},"key_points":["記憶體中心運算並非淘汰 GPU 的概念，而是共同設計運算單元與記憶體階層，以降低資料移動成本的方法。","長上下文與同時請求的增加會擴大 KV 快取容量，使整體記憶體容量與分層技術的重要性不亞於 HBM 頻寬。","HBF 運用 NAND 快閃記憶體的高整合密度，但受延遲時間、寫入壽命與錯誤管理問題影響，更可能補充而非直接取代 HBM。","在 GPU 上方或下方垂直堆疊記憶體的架構可縮短布線距離，但也帶來熱密度、良率、供電與冷卻等新限制。","客製化 HBM 擴大了記憶體企業對設計的參與，但不會因此消除記憶體價格波動與供應週期本身。"],"content_markdown":"AI 半導體的競爭標準，正從單純的運算次數，擴展至**能以多低的功耗儲存及搬移多少資料**。在大規模 AI 推論中，GPU 並非無法執行運算，而是可能因無法及時取得所需的模型權重與 KV 快取而陷入等待。\n\n這項變化通常被形容為「從以 GPU 為中心轉向以記憶體為中心」。但這並不代表 GPU 將消失或停止發展。更準確地說，是朝向將 GPU、HBM、外部記憶體、儲存設備、網路與軟體共同設計為單一資料搬移系統。\n\n## 什麼是記憶體中心運算\n\n**記憶體中心運算，是為了降低將資料反覆搬運至運算單元的成本，而以記憶體的位置、頻寬、容量及運算功能作為系統設計起點的方法。**\n\nAI 晶片的算術運算吞吐量快速增加，但從晶片外部取得資料的過程相對緩慢，且會消耗大量電力。因此，以下技術也變得同等重要。\n\n- 配置於 GPU 或 AI 加速器附近的 HBM\n- 垂直連接記憶體與邏輯的 3D 封裝\n- 在基礎裸晶中加入控制或部分運算功能的客製化 HBM\n- 利用 CXL 進行記憶體擴充與池化\n- 透過寬介面連接 NAND 快閃記憶體的 HBF 構想\n- 旨在降低晶片與伺服器之間傳輸功耗的光互連\n- 在靠近資料的記憶體端進行處理的 PIM 與 near-memory computing\n\n換言之，「記憶體中心」並非指某一種特定記憶體產品，而是一項系統原則：整合從高速記憶體到大容量儲存設備的多個層級，將資料搬移降至最低。\n\n## 為何 AI 推論會加劇記憶體瓶頸\n\n### 模型權重與 KV 快取帶來不同的負擔\n\nAI 推論所需的記憶體大致可分為模型權重、執行期間產生的啟用值，以及 KV 快取。即使沒有請求，模型權重仍會占用固定空間；KV 快取則會隨輸入長度、輸出長度與同時請求數增加。\n\nTransformer 模型為了避免每次都從頭計算先前的 token，會將各層的注意力鍵值資訊儲存在 KV 快取中。簡化而言，單一請求的 KV 快取大小與下列因素成正比。\n\n確切的 KV 快取大小必須根據模型架構與實作規格確認。\n\nKV 快取會分別儲存鍵與值。因此，當上下文變長或同時處理的使用者增加時，KV 快取會迅速膨脹。並非所有模型都會使用數百萬個 token，快取也不會一律增加數百倍，但長文本推論與代理型工作會提高記憶體壓力，這一趨勢十分明確。\n\n### 幻覺與記憶體容量並非同一個問題\n\n更長的上下文與檢索增強生成，可以為模型提供更多依據。然而，僅增加記憶體並不會讓幻覺消失，還需要搭配檢索結果品質、提示詞設計、模型推論能力、來源驗證及評估體系。\n\n### 軟體也能降低實體記憶體需求\n\nKV 快取瓶頸並非只能透過擴充硬體解決。\n\n- MQA 與 GQA 可減少必須儲存的 KV 頭數量。\n- 量化可減少權重與快取的位元組數。\n- PagedAttention 以頁面為單位管理快取，減少碎片化與浪費。\n- 連續批次處理可有效整合多個請求。\n- 前綴快取可重複使用反覆出現的系統提示詞或共用上下文。\n- 快取移除與分層卸載可將重要性較低的資訊移至速度較慢的記憶體。\n\n因此，資料中心實際投入的記憶體規模，不僅取決於模型大小，也取決於推論引擎的效率。\n\n## AI 資料中心的記憶體階層\n\n單一記憶體很難同時滿足速度、容量、價格與能源效率的需求。AI 資料中心很可能朝以下階層架構發展。\n\n| 階層 | 代表技術 | 優勢 | 主要限制 | 預期角色 |\n|---|---|---|---|---|\n| 晶片內部 | SRAM、暫存器 | 延遲時間最短 | 容量非常小，且面積成本高 | 立即使用的資料與運算中間值 |\n| 加速器鄰近 | HBM | 高頻寬與相對較短的延遲時間 | 容量、封裝成本與散熱限制 | 活躍權重、頻繁使用的 KV 快取 |\n| 伺服器記憶體 | DDR、CXL 連接記憶體 | 擴充容量大於 HBM | 距離加速器較遠且頻寬較低 | 快取擴充、模型分層、記憶體池 |\n| 高頻寬快閃記憶體 | HBF 構想 | 基於 NAND 的高密度與非揮發性 | 讀取延遲時間、寫入壽命、控制複雜度 | 較少使用的權重與 KV 快取層 |\n| 儲存設備 | NVMe SSD | 大容量與較低的每位元成本 | 延遲時間長於記憶體 | 檢查點、資料集、冷資料 |\n\n重點不在於 HBM 與 HBF 之中何者勝出，而是依據資料的使用頻率配置多個層級。\n\n## FMS 2026 所呈現的下一代記憶體競爭\n\n2026 年 8 月於美國聖塔克拉拉舉行的 FMS，將 HBM 之後的 AI 記憶體與儲存架構列為主要議題。討論核心包括更高的堆疊層數、基於 NAND 的大容量階層、客製化記憶體，以及資料中心連接技術。\n\n三星電子的 GHBM，以及 SK hynix 與 Google、SanDisk 討論的 HBF 等，均被視為展現這一方向的案例。不過，很難斷言 GHBM、HBF、THBM 等名稱，全都是已由 JEDEC 以相同規格確立的通用世代名稱。解讀時，必須區分企業發表階段的技術、共同開發概念與已標準化的商用產品。\n\n此外，世代名稱較高，也不代表實際 AI 服務必然更快。必須同時比較有效頻寬、記憶體容量、延遲時間、功耗、冷卻、封裝良率與軟體支援。\n\n## HBM 的優勢與容量限制\n\nHBM 將多個 DRAM 裸晶垂直堆疊，並透過矽穿孔與寬介面連接。相較於一般板載記憶體，其核心優勢在於能從靠近加速器的位置，平行供應大量資料。\n\n然而，HBM 容量無法無限增加。\n\n1. 堆疊層數增加後，製造良率與檢測難度也會提高。\n2. 同時配置 GPU 與 HBM 的封裝面積會擴大。\n3. 必須在狹小空間內排除加速器與記憶體產生的熱量。\n4. 供電網路與中介層布線也會變得更複雜。\n5. 若使用昂貴的 HBM 儲存使用頻率較低的資料，經濟效益便會下降。\n\n因此，由 HBM 負責最常使用的資料，並將其餘資料轉移至 CXL 記憶體、快閃記憶體或 SSD 的分層方式，正變得愈來愈重要。\n\n## HBF 能否取代 HBM\n\nHBF 是 High Bandwidth Flash 的縮寫，其構想是將 NAND 快閃記憶體平行化並堆疊，建立比傳統 SSD 更接近加速器的高頻寬記憶體階層。NAND 的密度高於 DRAM，且具備非揮發性，因此有機會在相同實體空間內容納更多資料。\n\n然而，NAND 與 DRAM 的特性不同。\n\n- 讀取延遲時間較長。\n- 覆寫前需要經過抹除程序。\n- 必須根據寫入次數管理壽命。\n- 需要處理壞區塊、錯誤修正與耗損平均。\n- 相較於小單位的非規則存取，更適合大單位的循序存取。\n\n因此，即使 HBF 商用化，也很可能不會直接取代 HBM，而是作為 **HBM 與 SSD 之間的大容量階層**運作。以讀取為主的模型權重、重複使用頻率較低的快取、檢查點與檢索資料，都可能成為候選對象。實際適用性取決於介面標準、延遲時間、耐用性、控制器及推論軟體支援。\n\n## GHBM 與 THBM 所提出的 3D 封裝問題\n\n將加速器與 HBM 並排配置於封裝上的方式，在連接寬度與封裝面積方面存在限制。為了克服這些限制，將邏輯與記憶體垂直堆疊以縮短布線長度的構想應運而生。\n\n### 將記憶體配置於 GPU 上方的結構\n\n被稱為 GHBM 或 Z 軸 HBM 的概念，是透過垂直整合 GPU 與 HBM，縮短資料搬移距離。大量且短距離的垂直連接，令人期待其可實現高頻寬與低輸出入功耗。\n\n問題在於熱。若將記憶體放在 GPU 上方，GPU 產生的熱可能必須穿過記憶體與冷卻裝置之間。「記憶體會熔化」這種說法，與其說是技術說明，不如說是用來強調散熱問題的比喻。實際風險包括接合部與記憶體超過容許溫度、漏電流增加、效能受限及壽命縮短。\n\n### 記憶體在下、GPU 在上的結構\n\n據悉，由 KAIST 教授金正浩團隊提出的 THBM，是將 GPU 放在 HBM 堆疊上方，使高發熱量的邏輯元件更靠近冷卻裝置。這可能有利於散熱，但仍面臨以下課題。\n\n- 大型邏輯裸晶與記憶體堆疊的機械穩定性\n- 電力供應與訊號布線\n- 以不同製程製造之裸晶的接合良率\n- 瑕疵裸晶的更換與可測試性\n- 包含冷卻板在內的封裝設計\n\n不能僅憑概念圖判斷垂直堆疊的競爭力，還需要實際測量熱阻、有效頻寬、良率與總持有成本。\n\n## 光互連是擺脫記憶體依賴的替代方案嗎\n\n若要使用 GPU 外部的記憶體與儲存設備，資料就必須移動更遠的距離。電氣訊號的傳輸距離愈長、速度愈高，訊號校正與重傳所需的電力也愈多。光互連因有望改善伺服器、機架與叢集之間高速連線的頻寬密度及傳輸功耗，而受到關注。\n\n很難僅將 NVIDIA 強化光網路的趨勢，解釋為避免依賴特定記憶體企業的一項策略。更直接的背景是，隨著加速器規模從單一伺服器擴展至機架與資料中心層級，網路正成為整體 AI 系統的瓶頸。\n\n光連接也不會取代 HBM。加速器旁的低延遲存取將由 HBM 負責，而光連接則很可能承擔連接遠端記憶體池與多個加速器的角色。\n\n## 客製化 HBM 改變記憶體產業的方式\n\n傳統通用 DRAM 具有向多個客戶供應相同規格產品的特性。HBM 則必須共同調整 GPU 封裝、中介層、基礎裸晶，以及電力與散熱設計，因此客戶與記憶體企業共同設計的比重更高。\n\n客製化 HBM 或 CHBM 可在基礎裸晶中加入下列功能。\n\n- 記憶體控制與介面最佳化\n- 錯誤修正與可靠性管理\n- 資料壓縮與搬移控制\n- 安全性或虛擬化功能\n- 有限的資料前處理與運算\n\n這種結構可將記憶體供應商從單純的零組件製造商，提升為系統共同設計者。由於會在開發初期協商數量與規格，長期合約與客戶鎖定效應也可能增強。\n\n不過，客製化並不會完全消除記憶體週期。AI 投資速度、客戶集中度、封裝產能、良率與通用 DRAM 價格，仍可能造成業績波動。針對特定客戶最佳化的產品，也存在需求改變後難以銷售給其他客戶的風險。\n\n## 認為 GPU 發展已經停滯是否準確\n\n很難斷言 GPU 的發展實際上已經停滯。加速器仍持續朝低精度運算格式、稀疏性處理、Transformer 專用引擎、Chiplet、網路與冷卻等方向發展。\n\n改變的是評估標準。相較於單一晶片的最大運算效能，下列指標變得更加重要。\n\n- 在實際模型中達成的有效記憶體頻寬\n- 每位使用者的首 token 延遲時間與 token 生成速度\n- 每瓦處理的 token 數\n- 每機架記憶體容量與網路頻寬\n- 服務模型的整體成本\n\n開源模型的普及，也不代表所有模型的能力都已趨於一致。不過，隨著多個業者可使用類似模型，硬體營運效率與服務部署能力的重要性確實有所提升。\n\n## 容易忽略的變數：可靠性、安全性與程式設計模型\n\n下一代記憶體的討論聚焦於頻寬與容量，但還有其他會左右實際商用化的因素。\n\n### 資料準確性與壽命\n\n記憶體堆疊層數與密度愈高，熱、錯誤率與壽命問題就愈重要。在 AI 推論中，無聲資料損毀可能不會立即造成系統中斷，而是以錯誤輸出的形式出現。錯誤修正、資料完整性檢查與故障隔離，與效能同樣重要。\n\n### 共享記憶體的安全性\n\n若由多個加速器與客戶共享 CXL 記憶體池或外部快取，就必須具備資料隔離、加密、存取權限與殘留資料刪除機制。記憶體容量愈大，需要保護的模型權重與使用者上下文也愈多。\n\n### 開發者是否能夠使用\n\n即使具備新的記憶體階層，若編譯器與推論引擎無法自動決定資料配置方式，其利用率仍會偏低。需要有執行階段系統，管理哪些張量與 KV 快取應放在 HBM、HBF、CXL 記憶體或 SSD 中。最終，硬體競爭也會延伸為記憶體排程器與系統軟體的競爭。\n\n## AI 資料中心是記憶體工廠嗎\n\n將大規模 AI 資料中心稱為「記憶體工廠」，作為強調記憶體戰略重要性的比喻相當有用。這是因為模型權重、KV 快取、訓練資料、檢查點與檢索索引，都會儲存在不同階層中。\n\n然而，若概括認為資料中心成本總有固定比例用於記憶體與電力，則缺乏充分依據。成本結構會依訓練與推論的占比、電價、伺服器折舊、網路、冷卻、利用率及模型效率而有所不同。\n\n更準確的結論如下。\n\n\u003e 未來的 AI 資料中心將不只是大量安裝 GPU 的場所，而是把資料配置在最合適的記憶體階層，並以最低功耗加以搬移的系統。\n\n## 對韓國半導體產業的意義\n\n韓國具備大規模製造 HBM 與 NAND 快閃記憶體的能力，因此在記憶體中心轉型中占有重要地位。然而，僅憑記憶體產量很難保證長期優勢。\n\n所需策略如下。\n\n1. 確保能夠共同設計 HBM、HBF 與先進封裝的能力。\n2. 提高基礎裸晶、介面 IP 與記憶體控制器的設計比重。\n3. 培育熱管理、功率半導體、光互連與資料中心系統企業。\n4. 建立軟體生態系，讓編譯器與推論引擎能有效利用韓國製記憶體。\n5. 在智慧型手機、汽車、機器人與家電領域，確保連接硬體、AI 模型及服務的實際使用案例。\n6. 管理對特定客戶或單一封裝供應鏈的依賴風險。\n\n「若不經過韓國，就難以打造 AI 的地位」並非僅靠產量就能形成。只有當標準、設計資產、製造、封裝、軟體與最終服務彼此連結時，才能建立難以取代的產業地位。\n\n## 展望：並非取代，而是分層與共同設計\n\n與其認為 AI 半導體將從 GPU 中心完全轉換為記憶體中心，不如將其視為運算單元與記憶體之間界線逐漸模糊的過程，這樣更為準確。\n\n- HBM 負責必須最快使用的資料。\n- HBF 與 CXL 記憶體提供更大容量。\n- SSD 負責長期儲存與冷資料。\n- 光互連降低連接遠端資源的成本。\n- 客製化基礎裸晶與 PIM 將部分運算移至更靠近資料的位置。\n- 推論軟體決定各類資料應配置在哪一個階層。\n\n下一代 AI 基礎設施的贏家，很可能不是打造出單一最快 GPU 的企業，而是能將運算、記憶體、連接、電力、冷卻與軟體最佳化為一套系統的生態系。","content_html":"\u003cp\u003eAI 半導體的競爭標準，正從單純的運算次數，擴展至\u003cstrong\u003e能以多低的功耗儲存及搬移多少資料\u003c/strong\u003e。在大規模 AI 推論中，GPU 並非無法執行運算，而是可能因無法及時取得所需的模型權重與 KV 快取而陷入等待。\u003c/p\u003e\n\u003cp\u003e這項變化通常被形容為「從以 GPU 為中心轉向以記憶體為中心」。但這並不代表 GPU 將消失或停止發展。更準確地說，是朝向將 GPU、HBM、外部記憶體、儲存設備、網路與軟體共同設計為單一資料搬移系統。\u003c/p\u003e\n\u003ch2\u003e\n\u003ca href=\"#%E4%BB%80%E9%BA%BC%E6%98%AF%E8%A8%98%E6%86%B6%E9%AB%94%E4%B8%AD%E5%BF%83%E9%81%8B%E7%AE%97\" class=\"anchor\" id=\"什麼是記憶體中心運算\"\u003e\u003c/a\u003e什麼是記憶體中心運算\u003c/h2\u003e\n\u003cp\u003e\u003cstrong\u003e記憶體中心運算，是為了降低將資料反覆搬運至運算單元的成本，而以記憶體的位置、頻寬、容量及運算功能作為系統設計起點的方法。\u003c/strong\u003e\u003c/p\u003e\n\u003cp\u003eAI 晶片的算術運算吞吐量快速增加，但從晶片外部取得資料的過程相對緩慢，且會消耗大量電力。因此，以下技術也變得同等重要。\u003c/p\u003e\n\u003cul\u003e\n\u003cli\u003e配置於 GPU 或 AI 加速器附近的 HBM\u003c/li\u003e\n\u003cli\u003e垂直連接記憶體與邏輯的 3D 封裝\u003c/li\u003e\n\u003cli\u003e在基礎裸晶中加入控制或部分運算功能的客製化 HBM\u003c/li\u003e\n\u003cli\u003e利用 CXL 進行記憶體擴充與池化\u003c/li\u003e\n\u003cli\u003e透過寬介面連接 NAND 快閃記憶體的 HBF 構想\u003c/li\u003e\n\u003cli\u003e旨在降低晶片與伺服器之間傳輸功耗的光互連\u003c/li\u003e\n\u003cli\u003e在靠近資料的記憶體端進行處理的 PIM 與 near-memory computing\u003c/li\u003e\n\u003c/ul\u003e\n\u003cp\u003e換言之，「記憶體中心」並非指某一種特定記憶體產品，而是一項系統原則：整合從高速記憶體到大容量儲存設備的多個層級，將資料搬移降至最低。\u003c/p\u003e\n\u003ch2\u003e\n\u003ca href=\"#%E7%82%BA%E4%BD%95-ai-%E6%8E%A8%E8%AB%96%E6%9C%83%E5%8A%A0%E5%8A%87%E8%A8%98%E6%86%B6%E9%AB%94%E7%93%B6%E9%A0%B8\" class=\"anchor\" id=\"為何-ai-推論會加劇記憶體瓶頸\"\u003e\u003c/a\u003e為何 AI 推論會加劇記憶體瓶頸\u003c/h2\u003e\n\u003ch3\u003e\n\u003ca href=\"#%E6%A8%A1%E5%9E%8B%E6%AC%8A%E9%87%8D%E8%88%87-kv-%E5%BF%AB%E5%8F%96%E5%B8%B6%E4%BE%86%E4%B8%8D%E5%90%8C%E7%9A%84%E8%B2%A0%E6%93%94\" class=\"anchor\" id=\"模型權重與-kv-快取帶來不同的負擔\"\u003e\u003c/a\u003e模型權重與 KV 快取帶來不同的負擔\u003c/h3\u003e\n\u003cp\u003eAI 推論所需的記憶體大致可分為模型權重、執行期間產生的啟用值，以及 KV 快取。即使沒有請求，模型權重仍會占用固定空間；KV 快取則會隨輸入長度、輸出長度與同時請求數增加。\u003c/p\u003e\n\u003cp\u003eTransformer 模型為了避免每次都從頭計算先前的 token，會將各層的注意力鍵值資訊儲存在 KV 快取中。簡化而言，單一請求的 KV 快取大小與下列因素成正比。\u003c/p\u003e\n\u003cp\u003e確切的 KV 快取大小必須根據模型架構與實作規格確認。\u003c/p\u003e\n\u003cp\u003eKV 快取會分別儲存鍵與值。因此，當上下文變長或同時處理的使用者增加時，KV 快取會迅速膨脹。並非所有模型都會使用數百萬個 token，快取也不會一律增加數百倍，但長文本推論與代理型工作會提高記憶體壓力，這一趨勢十分明確。\u003c/p\u003e\n\u003ch3\u003e\n\u003ca href=\"#%E5%B9%BB%E8%A6%BA%E8%88%87%E8%A8%98%E6%86%B6%E9%AB%94%E5%AE%B9%E9%87%8F%E4%B8%A6%E9%9D%9E%E5%90%8C%E4%B8%80%E5%80%8B%E5%95%8F%E9%A1%8C\" class=\"anchor\" id=\"幻覺與記憶體容量並非同一個問題\"\u003e\u003c/a\u003e幻覺與記憶體容量並非同一個問題\u003c/h3\u003e\n\u003cp\u003e更長的上下文與檢索增強生成，可以為模型提供更多依據。然而，僅增加記憶體並不會讓幻覺消失，還需要搭配檢索結果品質、提示詞設計、模型推論能力、來源驗證及評估體系。\u003c/p\u003e\n\u003ch3\u003e\n\u003ca href=\"#%E8%BB%9F%E9%AB%94%E4%B9%9F%E8%83%BD%E9%99%8D%E4%BD%8E%E5%AF%A6%E9%AB%94%E8%A8%98%E6%86%B6%E9%AB%94%E9%9C%80%E6%B1%82\" class=\"anchor\" id=\"軟體也能降低實體記憶體需求\"\u003e\u003c/a\u003e軟體也能降低實體記憶體需求\u003c/h3\u003e\n\u003cp\u003eKV 快取瓶頸並非只能透過擴充硬體解決。\u003c/p\u003e\n\u003cul\u003e\n\u003cli\u003eMQA 與 GQA 可減少必須儲存的 KV 頭數量。\u003c/li\u003e\n\u003cli\u003e量化可減少權重與快取的位元組數。\u003c/li\u003e\n\u003cli\u003ePagedAttention 以頁面為單位管理快取，減少碎片化與浪費。\u003c/li\u003e\n\u003cli\u003e連續批次處理可有效整合多個請求。\u003c/li\u003e\n\u003cli\u003e前綴快取可重複使用反覆出現的系統提示詞或共用上下文。\u003c/li\u003e\n\u003cli\u003e快取移除與分層卸載可將重要性較低的資訊移至速度較慢的記憶體。\u003c/li\u003e\n\u003c/ul\u003e\n\u003cp\u003e因此，資料中心實際投入的記憶體規模，不僅取決於模型大小，也取決於推論引擎的效率。\u003c/p\u003e\n\u003ch2\u003e\n\u003ca href=\"#ai-%E8%B3%87%E6%96%99%E4%B8%AD%E5%BF%83%E7%9A%84%E8%A8%98%E6%86%B6%E9%AB%94%E9%9A%8E%E5%B1%A4\" class=\"anchor\" id=\"ai-資料中心的記憶體階層\"\u003e\u003c/a\u003eAI 資料中心的記憶體階層\u003c/h2\u003e\n\u003cp\u003e單一記憶體很難同時滿足速度、容量、價格與能源效率的需求。AI 資料中心很可能朝以下階層架構發展。\u003c/p\u003e\n\u003cdiv class=\"overflow-x-auto\"\u003e\u003ctable\u003e\n\u003cthead\u003e\n\u003ctr\u003e\n\u003cth\u003e階層\u003c/th\u003e\n\u003cth\u003e代表技術\u003c/th\u003e\n\u003cth\u003e優勢\u003c/th\u003e\n\u003cth\u003e主要限制\u003c/th\u003e\n\u003cth\u003e預期角色\u003c/th\u003e\n\u003c/tr\u003e\n\u003c/thead\u003e\n\u003ctbody\u003e\n\u003ctr\u003e\n\u003ctd data-label=\"階層\"\u003e晶片內部\u003c/td\u003e\n\u003ctd data-label=\"代表技術\"\u003eSRAM、暫存器\u003c/td\u003e\n\u003ctd data-label=\"優勢\"\u003e延遲時間最短\u003c/td\u003e\n\u003ctd data-label=\"主要限制\"\u003e容量非常小，且面積成本高\u003c/td\u003e\n\u003ctd data-label=\"預期角色\"\u003e立即使用的資料與運算中間值\u003c/td\u003e\n\u003c/tr\u003e\n\u003ctr\u003e\n\u003ctd data-label=\"階層\"\u003e加速器鄰近\u003c/td\u003e\n\u003ctd data-label=\"代表技術\"\u003eHBM\u003c/td\u003e\n\u003ctd data-label=\"優勢\"\u003e高頻寬與相對較短的延遲時間\u003c/td\u003e\n\u003ctd data-label=\"主要限制\"\u003e容量、封裝成本與散熱限制\u003c/td\u003e\n\u003ctd data-label=\"預期角色\"\u003e活躍權重、頻繁使用的 KV 快取\u003c/td\u003e\n\u003c/tr\u003e\n\u003ctr\u003e\n\u003ctd data-label=\"階層\"\u003e伺服器記憶體\u003c/td\u003e\n\u003ctd data-label=\"代表技術\"\u003eDDR、CXL 連接記憶體\u003c/td\u003e\n\u003ctd data-label=\"優勢\"\u003e擴充容量大於 HBM\u003c/td\u003e\n\u003ctd data-label=\"主要限制\"\u003e距離加速器較遠且頻寬較低\u003c/td\u003e\n\u003ctd data-label=\"預期角色\"\u003e快取擴充、模型分層、記憶體池\u003c/td\u003e\n\u003c/tr\u003e\n\u003ctr\u003e\n\u003ctd data-label=\"階層\"\u003e高頻寬快閃記憶體\u003c/td\u003e\n\u003ctd data-label=\"代表技術\"\u003eHBF 構想\u003c/td\u003e\n\u003ctd data-label=\"優勢\"\u003e基於 NAND 的高密度與非揮發性\u003c/td\u003e\n\u003ctd data-label=\"主要限制\"\u003e讀取延遲時間、寫入壽命、控制複雜度\u003c/td\u003e\n\u003ctd data-label=\"預期角色\"\u003e較少使用的權重與 KV 快取層\u003c/td\u003e\n\u003c/tr\u003e\n\u003ctr\u003e\n\u003ctd data-label=\"階層\"\u003e儲存設備\u003c/td\u003e\n\u003ctd data-label=\"代表技術\"\u003eNVMe SSD\u003c/td\u003e\n\u003ctd data-label=\"優勢\"\u003e大容量與較低的每位元成本\u003c/td\u003e\n\u003ctd data-label=\"主要限制\"\u003e延遲時間長於記憶體\u003c/td\u003e\n\u003ctd data-label=\"預期角色\"\u003e檢查點、資料集、冷資料\u003c/td\u003e\n\u003c/tr\u003e\n\u003c/tbody\u003e\n\u003c/table\u003e\u003c/div\u003e\n\u003cp\u003e重點不在於 HBM 與 HBF 之中何者勝出，而是依據資料的使用頻率配置多個層級。\u003c/p\u003e\n\u003ch2\u003e\n\u003ca href=\"#fms-2026-%E6%89%80%E5%91%88%E7%8F%BE%E7%9A%84%E4%B8%8B%E4%B8%80%E4%BB%A3%E8%A8%98%E6%86%B6%E9%AB%94%E7%AB%B6%E7%88%AD\" class=\"anchor\" id=\"fms-2026-所呈現的下一代記憶體競爭\"\u003e\u003c/a\u003eFMS 2026 所呈現的下一代記憶體競爭\u003c/h2\u003e\n\u003cp\u003e2026 年 8 月於美國聖塔克拉拉舉行的 FMS，將 HBM 之後的 AI 記憶體與儲存架構列為主要議題。討論核心包括更高的堆疊層數、基於 NAND 的大容量階層、客製化記憶體，以及資料中心連接技術。\u003c/p\u003e\n\u003cp\u003e三星電子的 GHBM，以及 SK hynix 與 Google、SanDisk 討論的 HBF 等，均被視為展現這一方向的案例。不過，很難斷言 GHBM、HBF、THBM 等名稱，全都是已由 JEDEC 以相同規格確立的通用世代名稱。解讀時，必須區分企業發表階段的技術、共同開發概念與已標準化的商用產品。\u003c/p\u003e\n\u003cp\u003e此外，世代名稱較高，也不代表實際 AI 服務必然更快。必須同時比較有效頻寬、記憶體容量、延遲時間、功耗、冷卻、封裝良率與軟體支援。\u003c/p\u003e\n\u003ch2\u003e\n\u003ca href=\"#hbm-%E7%9A%84%E5%84%AA%E5%8B%A2%E8%88%87%E5%AE%B9%E9%87%8F%E9%99%90%E5%88%B6\" class=\"anchor\" id=\"hbm-的優勢與容量限制\"\u003e\u003c/a\u003eHBM 的優勢與容量限制\u003c/h2\u003e\n\u003cp\u003eHBM 將多個 DRAM 裸晶垂直堆疊，並透過矽穿孔與寬介面連接。相較於一般板載記憶體，其核心優勢在於能從靠近加速器的位置，平行供應大量資料。\u003c/p\u003e\n\u003cp\u003e然而，HBM 容量無法無限增加。\u003c/p\u003e\n\u003col\u003e\n\u003cli\u003e堆疊層數增加後，製造良率與檢測難度也會提高。\u003c/li\u003e\n\u003cli\u003e同時配置 GPU 與 HBM 的封裝面積會擴大。\u003c/li\u003e\n\u003cli\u003e必須在狹小空間內排除加速器與記憶體產生的熱量。\u003c/li\u003e\n\u003cli\u003e供電網路與中介層布線也會變得更複雜。\u003c/li\u003e\n\u003cli\u003e若使用昂貴的 HBM 儲存使用頻率較低的資料，經濟效益便會下降。\u003c/li\u003e\n\u003c/ol\u003e\n\u003cp\u003e因此，由 HBM 負責最常使用的資料，並將其餘資料轉移至 CXL 記憶體、快閃記憶體或 SSD 的分層方式，正變得愈來愈重要。\u003c/p\u003e\n\u003ch2\u003e\n\u003ca href=\"#hbf-%E8%83%BD%E5%90%A6%E5%8F%96%E4%BB%A3-hbm\" class=\"anchor\" id=\"hbf-能否取代-hbm\"\u003e\u003c/a\u003eHBF 能否取代 HBM\u003c/h2\u003e\n\u003cp\u003eHBF 是 High Bandwidth Flash 的縮寫，其構想是將 NAND 快閃記憶體平行化並堆疊，建立比傳統 SSD 更接近加速器的高頻寬記憶體階層。NAND 的密度高於 DRAM，且具備非揮發性，因此有機會在相同實體空間內容納更多資料。\u003c/p\u003e\n\u003cp\u003e然而，NAND 與 DRAM 的特性不同。\u003c/p\u003e\n\u003cul\u003e\n\u003cli\u003e讀取延遲時間較長。\u003c/li\u003e\n\u003cli\u003e覆寫前需要經過抹除程序。\u003c/li\u003e\n\u003cli\u003e必須根據寫入次數管理壽命。\u003c/li\u003e\n\u003cli\u003e需要處理壞區塊、錯誤修正與耗損平均。\u003c/li\u003e\n\u003cli\u003e相較於小單位的非規則存取，更適合大單位的循序存取。\u003c/li\u003e\n\u003c/ul\u003e\n\u003cp\u003e因此，即使 HBF 商用化，也很可能不會直接取代 HBM，而是作為 \u003cstrong\u003eHBM 與 SSD 之間的大容量階層\u003c/strong\u003e運作。以讀取為主的模型權重、重複使用頻率較低的快取、檢查點與檢索資料，都可能成為候選對象。實際適用性取決於介面標準、延遲時間、耐用性、控制器及推論軟體支援。\u003c/p\u003e\n\u003ch2\u003e\n\u003ca href=\"#ghbm-%E8%88%87-thbm-%E6%89%80%E6%8F%90%E5%87%BA%E7%9A%84-3d-%E5%B0%81%E8%A3%9D%E5%95%8F%E9%A1%8C\" class=\"anchor\" id=\"ghbm-與-thbm-所提出的-3d-封裝問題\"\u003e\u003c/a\u003eGHBM 與 THBM 所提出的 3D 封裝問題\u003c/h2\u003e\n\u003cp\u003e將加速器與 HBM 並排配置於封裝上的方式，在連接寬度與封裝面積方面存在限制。為了克服這些限制，將邏輯與記憶體垂直堆疊以縮短布線長度的構想應運而生。\u003c/p\u003e\n\u003ch3\u003e\n\u003ca href=\"#%E5%B0%87%E8%A8%98%E6%86%B6%E9%AB%94%E9%85%8D%E7%BD%AE%E6%96%BC-gpu-%E4%B8%8A%E6%96%B9%E7%9A%84%E7%B5%90%E6%A7%8B\" class=\"anchor\" id=\"將記憶體配置於-gpu-上方的結構\"\u003e\u003c/a\u003e將記憶體配置於 GPU 上方的結構\u003c/h3\u003e\n\u003cp\u003e被稱為 GHBM 或 Z 軸 HBM 的概念，是透過垂直整合 GPU 與 HBM，縮短資料搬移距離。大量且短距離的垂直連接，令人期待其可實現高頻寬與低輸出入功耗。\u003c/p\u003e\n\u003cp\u003e問題在於熱。若將記憶體放在 GPU 上方，GPU 產生的熱可能必須穿過記憶體與冷卻裝置之間。「記憶體會熔化」這種說法，與其說是技術說明，不如說是用來強調散熱問題的比喻。實際風險包括接合部與記憶體超過容許溫度、漏電流增加、效能受限及壽命縮短。\u003c/p\u003e\n\u003ch3\u003e\n\u003ca href=\"#%E8%A8%98%E6%86%B6%E9%AB%94%E5%9C%A8%E4%B8%8Bgpu-%E5%9C%A8%E4%B8%8A%E7%9A%84%E7%B5%90%E6%A7%8B\" class=\"anchor\" id=\"記憶體在下gpu-在上的結構\"\u003e\u003c/a\u003e記憶體在下、GPU 在上的結構\u003c/h3\u003e\n\u003cp\u003e據悉，由 KAIST 教授金正浩團隊提出的 THBM，是將 GPU 放在 HBM 堆疊上方，使高發熱量的邏輯元件更靠近冷卻裝置。這可能有利於散熱，但仍面臨以下課題。\u003c/p\u003e\n\u003cul\u003e\n\u003cli\u003e大型邏輯裸晶與記憶體堆疊的機械穩定性\u003c/li\u003e\n\u003cli\u003e電力供應與訊號布線\u003c/li\u003e\n\u003cli\u003e以不同製程製造之裸晶的接合良率\u003c/li\u003e\n\u003cli\u003e瑕疵裸晶的更換與可測試性\u003c/li\u003e\n\u003cli\u003e包含冷卻板在內的封裝設計\u003c/li\u003e\n\u003c/ul\u003e\n\u003cp\u003e不能僅憑概念圖判斷垂直堆疊的競爭力，還需要實際測量熱阻、有效頻寬、良率與總持有成本。\u003c/p\u003e\n\u003ch2\u003e\n\u003ca href=\"#%E5%85%89%E4%BA%92%E9%80%A3%E6%98%AF%E6%93%BA%E8%84%AB%E8%A8%98%E6%86%B6%E9%AB%94%E4%BE%9D%E8%B3%B4%E7%9A%84%E6%9B%BF%E4%BB%A3%E6%96%B9%E6%A1%88%E5%97%8E\" class=\"anchor\" id=\"光互連是擺脫記憶體依賴的替代方案嗎\"\u003e\u003c/a\u003e光互連是擺脫記憶體依賴的替代方案嗎\u003c/h2\u003e\n\u003cp\u003e若要使用 GPU 外部的記憶體與儲存設備，資料就必須移動更遠的距離。電氣訊號的傳輸距離愈長、速度愈高，訊號校正與重傳所需的電力也愈多。光互連因有望改善伺服器、機架與叢集之間高速連線的頻寬密度及傳輸功耗，而受到關注。\u003c/p\u003e\n\u003cp\u003e很難僅將 NVIDIA 強化光網路的趨勢，解釋為避免依賴特定記憶體企業的一項策略。更直接的背景是，隨著加速器規模從單一伺服器擴展至機架與資料中心層級，網路正成為整體 AI 系統的瓶頸。\u003c/p\u003e\n\u003cp\u003e光連接也不會取代 HBM。加速器旁的低延遲存取將由 HBM 負責，而光連接則很可能承擔連接遠端記憶體池與多個加速器的角色。\u003c/p\u003e\n\u003ch2\u003e\n\u003ca href=\"#%E5%AE%A2%E8%A3%BD%E5%8C%96-hbm-%E6%94%B9%E8%AE%8A%E8%A8%98%E6%86%B6%E9%AB%94%E7%94%A2%E6%A5%AD%E7%9A%84%E6%96%B9%E5%BC%8F\" class=\"anchor\" id=\"客製化-hbm-改變記憶體產業的方式\"\u003e\u003c/a\u003e客製化 HBM 改變記憶體產業的方式\u003c/h2\u003e\n\u003cp\u003e傳統通用 DRAM 具有向多個客戶供應相同規格產品的特性。HBM 則必須共同調整 GPU 封裝、中介層、基礎裸晶，以及電力與散熱設計，因此客戶與記憶體企業共同設計的比重更高。\u003c/p\u003e\n\u003cp\u003e客製化 HBM 或 CHBM 可在基礎裸晶中加入下列功能。\u003c/p\u003e\n\u003cul\u003e\n\u003cli\u003e記憶體控制與介面最佳化\u003c/li\u003e\n\u003cli\u003e錯誤修正與可靠性管理\u003c/li\u003e\n\u003cli\u003e資料壓縮與搬移控制\u003c/li\u003e\n\u003cli\u003e安全性或虛擬化功能\u003c/li\u003e\n\u003cli\u003e有限的資料前處理與運算\u003c/li\u003e\n\u003c/ul\u003e\n\u003cp\u003e這種結構可將記憶體供應商從單純的零組件製造商，提升為系統共同設計者。由於會在開發初期協商數量與規格，長期合約與客戶鎖定效應也可能增強。\u003c/p\u003e\n\u003cp\u003e不過，客製化並不會完全消除記憶體週期。AI 投資速度、客戶集中度、封裝產能、良率與通用 DRAM 價格，仍可能造成業績波動。針對特定客戶最佳化的產品，也存在需求改變後難以銷售給其他客戶的風險。\u003c/p\u003e\n\u003ch2\u003e\n\u003ca href=\"#%E8%AA%8D%E7%82%BA-gpu-%E7%99%BC%E5%B1%95%E5%B7%B2%E7%B6%93%E5%81%9C%E6%BB%AF%E6%98%AF%E5%90%A6%E6%BA%96%E7%A2%BA\" class=\"anchor\" id=\"認為-gpu-發展已經停滯是否準確\"\u003e\u003c/a\u003e認為 GPU 發展已經停滯是否準確\u003c/h2\u003e\n\u003cp\u003e很難斷言 GPU 的發展實際上已經停滯。加速器仍持續朝低精度運算格式、稀疏性處理、Transformer 專用引擎、Chiplet、網路與冷卻等方向發展。\u003c/p\u003e\n\u003cp\u003e改變的是評估標準。相較於單一晶片的最大運算效能，下列指標變得更加重要。\u003c/p\u003e\n\u003cul\u003e\n\u003cli\u003e在實際模型中達成的有效記憶體頻寬\u003c/li\u003e\n\u003cli\u003e每位使用者的首 token 延遲時間與 token 生成速度\u003c/li\u003e\n\u003cli\u003e每瓦處理的 token 數\u003c/li\u003e\n\u003cli\u003e每機架記憶體容量與網路頻寬\u003c/li\u003e\n\u003cli\u003e服務模型的整體成本\u003c/li\u003e\n\u003c/ul\u003e\n\u003cp\u003e開源模型的普及，也不代表所有模型的能力都已趨於一致。不過，隨著多個業者可使用類似模型，硬體營運效率與服務部署能力的重要性確實有所提升。\u003c/p\u003e\n\u003ch2\u003e\n\u003ca href=\"#%E5%AE%B9%E6%98%93%E5%BF%BD%E7%95%A5%E7%9A%84%E8%AE%8A%E6%95%B8%E5%8F%AF%E9%9D%A0%E6%80%A7%E5%AE%89%E5%85%A8%E6%80%A7%E8%88%87%E7%A8%8B%E5%BC%8F%E8%A8%AD%E8%A8%88%E6%A8%A1%E5%9E%8B\" class=\"anchor\" id=\"容易忽略的變數可靠性安全性與程式設計模型\"\u003e\u003c/a\u003e容易忽略的變數：可靠性、安全性與程式設計模型\u003c/h2\u003e\n\u003cp\u003e下一代記憶體的討論聚焦於頻寬與容量，但還有其他會左右實際商用化的因素。\u003c/p\u003e\n\u003ch3\u003e\n\u003ca href=\"#%E8%B3%87%E6%96%99%E6%BA%96%E7%A2%BA%E6%80%A7%E8%88%87%E5%A3%BD%E5%91%BD\" class=\"anchor\" id=\"資料準確性與壽命\"\u003e\u003c/a\u003e資料準確性與壽命\u003c/h3\u003e\n\u003cp\u003e記憶體堆疊層數與密度愈高，熱、錯誤率與壽命問題就愈重要。在 AI 推論中，無聲資料損毀可能不會立即造成系統中斷，而是以錯誤輸出的形式出現。錯誤修正、資料完整性檢查與故障隔離，與效能同樣重要。\u003c/p\u003e\n\u003ch3\u003e\n\u003ca href=\"#%E5%85%B1%E4%BA%AB%E8%A8%98%E6%86%B6%E9%AB%94%E7%9A%84%E5%AE%89%E5%85%A8%E6%80%A7\" class=\"anchor\" id=\"共享記憶體的安全性\"\u003e\u003c/a\u003e共享記憶體的安全性\u003c/h3\u003e\n\u003cp\u003e若由多個加速器與客戶共享 CXL 記憶體池或外部快取，就必須具備資料隔離、加密、存取權限與殘留資料刪除機制。記憶體容量愈大，需要保護的模型權重與使用者上下文也愈多。\u003c/p\u003e\n\u003ch3\u003e\n\u003ca href=\"#%E9%96%8B%E7%99%BC%E8%80%85%E6%98%AF%E5%90%A6%E8%83%BD%E5%A4%A0%E4%BD%BF%E7%94%A8\" class=\"anchor\" id=\"開發者是否能夠使用\"\u003e\u003c/a\u003e開發者是否能夠使用\u003c/h3\u003e\n\u003cp\u003e即使具備新的記憶體階層，若編譯器與推論引擎無法自動決定資料配置方式，其利用率仍會偏低。需要有執行階段系統，管理哪些張量與 KV 快取應放在 HBM、HBF、CXL 記憶體或 SSD 中。最終，硬體競爭也會延伸為記憶體排程器與系統軟體的競爭。\u003c/p\u003e\n\u003ch2\u003e\n\u003ca href=\"#ai-%E8%B3%87%E6%96%99%E4%B8%AD%E5%BF%83%E6%98%AF%E8%A8%98%E6%86%B6%E9%AB%94%E5%B7%A5%E5%BB%A0%E5%97%8E\" class=\"anchor\" id=\"ai-資料中心是記憶體工廠嗎\"\u003e\u003c/a\u003eAI 資料中心是記憶體工廠嗎\u003c/h2\u003e\n\u003cp\u003e將大規模 AI 資料中心稱為「記憶體工廠」，作為強調記憶體戰略重要性的比喻相當有用。這是因為模型權重、KV 快取、訓練資料、檢查點與檢索索引，都會儲存在不同階層中。\u003c/p\u003e\n\u003cp\u003e然而，若概括認為資料中心成本總有固定比例用於記憶體與電力，則缺乏充分依據。成本結構會依訓練與推論的占比、電價、伺服器折舊、網路、冷卻、利用率及模型效率而有所不同。\u003c/p\u003e\n\u003cp\u003e更準確的結論如下。\u003c/p\u003e\n\u003cblockquote\u003e\n\u003cp\u003e未來的 AI 資料中心將不只是大量安裝 GPU 的場所，而是把資料配置在最合適的記憶體階層，並以最低功耗加以搬移的系統。\u003c/p\u003e\n\u003c/blockquote\u003e\n\u003ch2\u003e\n\u003ca href=\"#%E5%B0%8D%E9%9F%93%E5%9C%8B%E5%8D%8A%E5%B0%8E%E9%AB%94%E7%94%A2%E6%A5%AD%E7%9A%84%E6%84%8F%E7%BE%A9\" class=\"anchor\" id=\"對韓國半導體產業的意義\"\u003e\u003c/a\u003e對韓國半導體產業的意義\u003c/h2\u003e\n\u003cp\u003e韓國具備大規模製造 HBM 與 NAND 快閃記憶體的能力，因此在記憶體中心轉型中占有重要地位。然而，僅憑記憶體產量很難保證長期優勢。\u003c/p\u003e\n\u003cp\u003e所需策略如下。\u003c/p\u003e\n\u003col\u003e\n\u003cli\u003e確保能夠共同設計 HBM、HBF 與先進封裝的能力。\u003c/li\u003e\n\u003cli\u003e提高基礎裸晶、介面 IP 與記憶體控制器的設計比重。\u003c/li\u003e\n\u003cli\u003e培育熱管理、功率半導體、光互連與資料中心系統企業。\u003c/li\u003e\n\u003cli\u003e建立軟體生態系，讓編譯器與推論引擎能有效利用韓國製記憶體。\u003c/li\u003e\n\u003cli\u003e在智慧型手機、汽車、機器人與家電領域，確保連接硬體、AI 模型及服務的實際使用案例。\u003c/li\u003e\n\u003cli\u003e管理對特定客戶或單一封裝供應鏈的依賴風險。\u003c/li\u003e\n\u003c/ol\u003e\n\u003cp\u003e「若不經過韓國，就難以打造 AI 的地位」並非僅靠產量就能形成。只有當標準、設計資產、製造、封裝、軟體與最終服務彼此連結時，才能建立難以取代的產業地位。\u003c/p\u003e\n\u003ch2\u003e\n\u003ca href=\"#%E5%B1%95%E6%9C%9B%E4%B8%A6%E9%9D%9E%E5%8F%96%E4%BB%A3%E8%80%8C%E6%98%AF%E5%88%86%E5%B1%A4%E8%88%87%E5%85%B1%E5%90%8C%E8%A8%AD%E8%A8%88\" class=\"anchor\" id=\"展望並非取代而是分層與共同設計\"\u003e\u003c/a\u003e展望：並非取代，而是分層與共同設計\u003c/h2\u003e\n\u003cp\u003e與其認為 AI 半導體將從 GPU 中心完全轉換為記憶體中心，不如將其視為運算單元與記憶體之間界線逐漸模糊的過程，這樣更為準確。\u003c/p\u003e\n\u003cul\u003e\n\u003cli\u003eHBM 負責必須最快使用的資料。\u003c/li\u003e\n\u003cli\u003eHBF 與 CXL 記憶體提供更大容量。\u003c/li\u003e\n\u003cli\u003eSSD 負責長期儲存與冷資料。\u003c/li\u003e\n\u003cli\u003e光互連降低連接遠端資源的成本。\u003c/li\u003e\n\u003cli\u003e客製化基礎裸晶與 PIM 將部分運算移至更靠近資料的位置。\u003c/li\u003e\n\u003cli\u003e推論軟體決定各類資料應配置在哪一個階層。\u003c/li\u003e\n\u003c/ul\u003e\n\u003cp\u003e下一代 AI 基礎設施的贏家，很可能不是打造出單一最快 GPU 的企業，而是能將運算、記憶體、連接、電力、冷卻與軟體最佳化為一套系統的生態系。\u003c/p\u003e\n","tags":["半導體","AI 資料中心","SK海力士","AI半導體","HBM"],"faqs":[{"question":"記憶體中心運算是指用記憶體取代 GPU 嗎？","answer":"不是。GPU 和其他加速器仍會繼續負責運算。記憶體中心運算是一種將加速器、HBM、外部記憶體、儲存裝置與網路一併設計，以減少資料移動所需時間與電力的方法。"},{"question":"為什麼 KV 快取在長上下文中會變大？","answer":"Transformer 會逐層儲存先前 token 的鍵和值資訊，以免重複相同的運算。儲存量大致與 token 數、層數、KV head 數和資料格式的大小成正比，因此長上下文和大量並行請求會增加記憶體用量。"},{"question":"如果 HBF 的容量比 HBM 大，就一定更好嗎？","answer":"並非如此。以 NAND 為基礎的 HBF 具有高整合密度和非揮發性的優點，但延遲時間比以 DRAM 為基礎的 HBM 更長，寫入壽命和錯誤管理也更複雜。將常用資料放在 HBM、使用頻率較低的資料放在 HBF 的分層配置更為實際。"},{"question":"HBF 和一般 NVMe SSD 有什麼差異？","answer":"HBF 是透過更寬且高度平行的介面，將 NAND 快閃記憶體連接到更靠近加速器的位置，旨在提供比傳統 SSD 更高頻寬的概念。具體效能和連接方式可能會因產品與標準化結果而異。"},{"question":"將 GPU 和 HBM 垂直堆疊有什麼優點？","answer":"由於連接距離縮短，且可使用大量垂直布線，因此在頻寬和輸入輸出功耗方面可能更具優勢。另一方面，熱密度、供電、接合良率、檢測和冷卻問題會變得更棘手。"},{"question":"光互連可以取代 HBM 嗎？","answer":"光互連適合在遠距離連接多個加速器或記憶體資源，但無法直接取代緊鄰加速器的 HBM 所具備的低延遲。這兩項技術很可能分別負責不同距離和記憶體階層。"},{"question":"客製化 HBM 能消除記憶體價格週期嗎？","answer":"客製化設計和長期供應合約比通用記憶體更能強化價格穩定性和客戶關係。然而，AI 投資波動、產能、良率、客戶集中度以及通用 DRAM 價格的影響並不會因此消失。"},{"question":"支援長上下文就能消除 AI 幻覺嗎？","answer":"不能。長上下文可以提供更多依據，但如果檢索資料的品質、模型能力、提示詞設計和來源驗證不足，仍可能產生錯誤答案。擴充記憶體只是緩解幻覺的手段之一。"},{"question":"GHBM、HBF、THBM 已經是確定的產業標準了嗎？","answer":"不應將所有名稱都視為同等程度的確定標準。部分名稱可能仍處於企業公布或研究提案階段，因此必須分別確認 JEDEC 等標準化組織的規範、製造商的最終規格，以及是否實際量產。"}],"sources":[{"url":"https://futurememorystorage.com/","title":"FMS：記憶體與儲存的未來","type":"source"},{"url":"https://arxiv.org/abs/2309.06180","title":"使用 PagedAttention 為大型語言模型服務進行高效記憶體管理","type":"source"},{"url":"https://arxiv.org/abs/2205.14135","title":"FlashAttention：具備 IO 感知能力的快速且記憶體高效之精確注意力機制","type":"source"},{"url":"https://developer.nvidia.com/blog/mastering-llm-techniques-inference-optimization/","title":"精通 LLM 技術：推論最佳化","type":"source"},{"url":"https://www.cxlconsortium.org/","title":"Compute Express Link 聯盟","type":"source"},{"url":"https://www.uciexpress.org/","title":"UCIe 聯盟","type":"source"}],"images":[{"id":716,"url":"https://injoys.com/rails/active_storage/blobs/proxy/eyJfcmFpbHMiOnsiZGF0YSI6OTAxOCwicHVyIjoiYmxvYl9pZCJ9fQ==--5e9ff3355e5af64800fe3a3753eb07a1847f7fba/ai-db43622c.webp","is_representative":true,"generation_method":"ai_image","license":"ai_generated","mime_type":"image/webp","translations":{"ko":{"alt":"중앙 AI 칩과 RAM 모듈, 적층 메모리, 서버, 저장장치가 데이터 경로로 연결된 개념도","caption":"AI 반도체를 중심으로 메모리와 서버, 저장장치 사이의 데이터 흐름을 시각화했다.","description":null},"en":{"alt":"Central AI chip linked by data paths to RAM, stacked memory, servers, and storage","caption":"The illustration visualizes data flowing between an AI chip, memory, servers, and storage.","description":null},"ja":{"alt":"中央のAIチップとRAM、積層メモリ、サーバー、ストレージをデータ経路で結んだ概念図","caption":"AIチップを中心に、メモリやサーバー、ストレージ間のデータの流れを示している。","description":null},"es":{"alt":"Chip de IA central conectado por rutas de datos a RAM, memoria apilada, servidores y almacenamiento","caption":"La ilustración muestra el flujo de datos entre un chip de IA, la memoria, los servidores y el almacenamiento.","description":null},"id":{"alt":"Chip AI pusat terhubung melalui jalur data ke RAM, memori bertumpuk, server, dan penyimpanan","caption":"Ilustrasi ini memvisualisasikan aliran data antara chip AI, memori, server, dan penyimpanan.","description":null},"pt":{"alt":"Chip de IA central ligado por fluxos de dados à RAM, memória empilhada, servidores e armazenamento","caption":"A ilustração mostra o fluxo de dados entre um chip de IA, a memória, os servidores e o armazenamento.","description":null},"zh-hant":{"alt":"中央AI晶片透過資料路徑連接RAM、堆疊記憶體、伺服器與儲存裝置","caption":"插圖呈現AI晶片與記憶體、伺服器及儲存裝置之間的資料流動。","description":null},"de":{"alt":"Zentraler KI-Chip, über Datenpfade mit RAM, Stapelspeicher, Servern und Speichern verbunden","caption":"Die Illustration zeigt den Datenfluss zwischen einem KI-Chip, Speicher, Servern und Datenspeichern.","description":null}}},{"id":717,"url":"https://injoys.com/rails/active_storage/blobs/proxy/eyJfcmFpbHMiOnsiZGF0YSI6OTAyNCwicHVyIjoiYmxvYl9pZCJ9fQ==--0b4dbc6fd04a7a2893bbf9865c8b7e32463f6e20/ai-29d9b4a3.webp","is_representative":false,"generation_method":"ai_image","license":"ai_generated","mime_type":"image/webp","translations":{"ko":{"alt":"적층 메모리와 프로세서, 서버를 고속 링크로 연결한 AI 반도체 구조 일러스트","caption":"적층 메모리와 서버 간 데이터 흐름을 중심으로 AI 반도체 구조를 표현했다.","description":null},"en":{"alt":"Exploded AI chip with stacked memory, processor layers, server racks, and glowing data links","caption":"The illustration highlights data flow between stacked memory, processors, and servers.","description":null},"ja":{"alt":"積層メモリとプロセッサ、サーバーを高速リンクで結ぶAI半導体の構造図","caption":"積層メモリとサーバー間のデータフローを中心にAI半導体の構造を表している。","description":null},"es":{"alt":"Chip de IA por capas con memoria apilada, procesadores, servidores y enlaces de datos luminosos","caption":"La ilustración destaca el flujo de datos entre la memoria apilada, los procesadores y los servidores.","description":null},"id":{"alt":"Chip AI berlapis dengan memori bertumpuk, prosesor, rak server, dan jalur data bercahaya","caption":"Ilustrasi ini menyoroti aliran data antara memori bertumpuk, prosesor, dan server.","description":null},"pt":{"alt":"Chip de IA em camadas com memória empilhada, processadores, servidores e conexões luminosas","caption":"A ilustração destaca o fluxo de dados entre memória empilhada, processadores e servidores.","description":null},"zh-hant":{"alt":"分層AI晶片結合堆疊記憶體、處理器、伺服器機櫃與發光資料連線","caption":"此圖呈現堆疊記憶體、處理器與伺服器之間的資料流動。","description":null},"de":{"alt":"Mehrschichtiger KI-Chip mit gestapeltem Speicher, Prozessoren, Serverracks und leuchtenden Datenleitungen","caption":"Die Illustration zeigt den Datenfluss zwischen gestapeltem Speicher, Prozessoren und Servern.","description":null}}}],"published_at":"2026-08-17T21:47:47+09:00","updated_at":"2026-08-17T21:47:47+09:00","license":"cc_by","translation_status":"reviewed","available_locales":["ko","en","ja","es"],"data_locales":["ko","en","ja","es","id","pt","zh-hant","de"],"url":"https://injoys.com/en/articles/memory-centric-ai-chips-hbm-hbf-packaging"}